[发明专利]集成电路结构

说明书

技术领域

本发明涉及半导体元件，且涉及金属氧化物半导体 (metal-oxide-semiconductor，MOS)元件，又甚至特别涉及高压金属氧化物半 导体元件的结构与制造方法。

背景技术

高压金属氧化物半导体元件被广泛地使用于许多电子元件中，例如输入 /输出电路、CPU电源供应、电力管理系统(power management system)、交流 /直流电转换器等。高压金属氧化物半导体元件具有多种形式。对称的高压金 属氧化物半导体元件可于源极侧与漏极侧上具有一对称的结构。可实施高电 压于漏极与源极侧这两者。非对称的高压金属氧化物半导体元件可于源极侧 与漏极侧上具有一非对称的结构。例如，只有源极侧与漏极侧其中之一，通 常为漏极侧是被设计来承受高电压。

图1显示一常见高压金属氧化物半导体元件，其也为一双重扩散漏极 (double diffusion drain，DDD)金属氧化物半导体元件。高压金属氧化物半导体 元件包括栅极氧化物102a、栅极电极102b于栅极氧化物102a上、双重扩散 漏极103于基底101中与高压结107于双重扩散漏极103中。基底101为与 双重扩散漏极103相对的导电形式。双重扩散漏极103为轻掺杂，且具有与 高压结107相同的导电形式。

常见高压金属氧化物半导体元件遭遇一些缺点。如图1所示的高压金属 氧化物半导体元件的击穿电压与介于高压结107与栅极电极102b间的距离S 相关，且距离S越大，击穿电压会越高。所以为了提高击穿电压，距离S必 须被增加。然而，距离S的增加需要高压金属氧化物半导体元件占据一较大 的芯片面积。

一额外的问题为如图1所示的高压金属氧化物半导体元件的击穿电压与 电场分布相关，特别是介于栅极电极102b与高压结107间的电场。然而， 于常见高压金属氧化物半导体元件中的电场分布不易调整。因此亟需上述所 讨论问题的解决方式。

发明内容

为了解决现有技术存在的上述问题，本发明提供一种集成电路结构，包 括：一高压阱区(high-voltage well，HVW)于一半导体基底中；一第一双重扩 散(double diffusion，DD)区于该高压阱区中；以及一第二双重扩散区于该高压 阱区中。该第一双重扩散区与该第二双重扩散区通过该高压阱区的一中间部 分互相分离。一凹口自该半导体基底的顶部表面延伸进入该高压阱区的该中 间部分与该第二双重扩散区。一栅极介电层延伸进入该凹口且覆盖该凹口的 底部。一栅极于该栅极介电层上。一第一源/漏极区于该第一双重扩散区中。 一第二源/漏极区于该第二双重扩散区中。

本发明提供另一种集成电路结构，包括：一半导体基底；一高压阱区为 一第一导电形式于该半导体基底中；一第一双重扩散区于该高压阱区中，该 第一双重扩散区为一第二导电形式其相对于该第一导电形式；以及一第二双 重扩散区为该第二导电形式于该高压阱区中。该第一双重扩散区及该第二双 重扩散区与该高压阱区介于该第一双重扩散区与该第二双重扩散区间的一 中间部分邻接。一凹口自该半导体基底的顶部表面延伸进入该高压阱区的该 中间部分。该凹口具有一第一侧壁与一第二侧壁其相对于该第一侧壁，其中 该第一侧壁位于该第二双重扩散区中，而该第二侧壁位于该高压阱区的该中 间部分中。一栅极介电层连续不断地覆盖该第一双重扩散区的一第一顶部表 面与该第二双重扩散区的一第二顶部表面，且延伸至该凹口的底部。一栅极 电极于该栅极介电层上。一源极区于该第一双重扩散区中。一漏极区于该第 二双重扩散区中。

本发明另提供一种集成电路结构，包括：一高压阱区为一第一导电形式 于该半导体基底中；一第一双重扩散区于该高压阱区中，该第一双重扩散区 为一第二导电形式其相对于该第一导电形式；以及一第二双重扩散区为该第 二导电形式于该高压阱区中。该第一双重扩散区与该第二双重扩散区为彼此 互相分离。一栅极介电层于该高压阱区上，其中该栅极介电层包括一第一部 分低于该第一双重扩散区的一第一顶部表面与该第二双重扩散区的一第二 顶部表面。该第一部分介于该第一双重扩散区与该第二双重扩散区之间。该 集成电路结构还包括：一栅极电极于该栅极介电层上；一源极区于该第一双 重扩散区中；以及一漏极区于该第二双重扩散区中。