[发明专利]半导体迭层与其制造方法

说明书

技术领域

本发明是有关于一种半导体迭层(semiconductor stacking layer)以及其制造 方法，且特别是有关于一种具有非晶硅层(amorphous silicon layer，a-Si layer) 以及微晶硅层(microcrystalline silicon layer，μc-Si layer)的半导体迭层以及其 制造方法。

背景技术

近年来，由于半导体制造技术与光电技术的成熟，带动了平面显示器的 蓬勃发展，其中薄膜电晶体液晶显示器(TFT-LCD)具有操作电压低、反应 速度快、重量轻以及体积小等优点，而逐渐成为显示器产品的主流。

已知的薄膜电晶体包括基板、栅极、栅绝缘层、半导体层、欧姆接触层、 源极与漏极。其中，栅极配置于基板上，而栅绝缘层配置于基板上并覆盖栅 极。半导体层配置于栅绝缘层上，并位于栅极上方。欧姆接触层配置于部分 半导体层上，而源极与漏极配置于欧姆接触层上。当开启电压输入至栅极时， 半导体层便被开启而处于导通的状态，此时，源极与漏极之间便可通过半导 体层导通。

一般而言，薄膜电晶体中的半导体层主要是由通道层与欧姆接触层所构 成，通道层的材质为未掺杂的非晶硅(un-doped a-Si)或是轻掺杂的非晶硅 (lightly doped a-Si)，而欧姆接触层的材质则为n型重掺杂的非晶硅(n-type heavily doped a-Si)或是n型重掺杂的微晶硅(n-type heavily doped μc-Si)。相较 于非晶硅材料，由于微晶硅本身的材料与结构特性，微晶硅拥有较佳的掺杂 效率(doping efficiency)以及较低的电阻率(resistivity)，因此微晶硅已逐渐被应 用于欧姆接触层的制作上。但是，当微晶硅被应用在薄膜电晶体或其他半导 体元件的制作上时，常因微晶硅与其他薄膜间特性的差异而造成微晶硅与其 他薄膜的介面存在缺陷(defect)，而这些缺陷会影响到半导体元件特性。

因此，如何克服或改善微晶硅与其他薄膜的介面存在缺陷的问题，实为 目前半导体元件在制作上尚待克服的课题之一。

发明内容

本发明提出一种半导体迭层，其具有良好的电气特性。

本发明提出一种半导体迭层的制造方法，其可有效减少半导体迭层中非 晶硅层与掺杂微晶硅层之间的界面缺陷。

本发明提供一种半导体迭层的制造方法，其包括下列步骤。首先，于基 板上形成非晶硅层。接着，对非晶硅层的表面进行表面处理。之后，于经过 表面处理后的非晶硅层的表面上形成掺杂微晶硅层，其中非晶硅层与掺杂微 晶硅层之间存在界面缺陷，在宽度为1.5微米与厚度为40纳米的截面范围内， 界面缺陷所占的截面积比例小于或等于10％。

在本发明的一实施例中，上述的表面处理包括利用氢气等离子体、氩气 等离子体，或是氮气等离子体对非晶硅层的表面进行一前处理。

在本发明的一实施例中，上述的界面缺陷所占的截面积比例介于2％至 10％之间。

在本发明的一实施例中，上述的半导体迭层的制造方法，其中在形成掺 杂微晶硅层后，界面缺陷是非连续地分布于非晶硅层的表面上。

本发明提供一种半导体迭层，其包括非晶硅层以及掺杂微晶硅层。掺杂 微晶硅层位于非晶硅层的表面上，其中非晶硅层与掺杂微晶硅层之间存在界 面缺陷，在宽度为1.5微米与厚度为40纳米的截面范围内，界面缺陷所占的 截面积比例小于或等于10％。

在本发明的一实施例中，上述的界面缺陷所占的截面积比例介于2％至 10％之间。

在本发明的一实施例中，上述的界面缺陷具多孔性(porosity)。

在本发明的一实施例中，上述的界面缺陷是非连续地分布于非晶硅层与 掺杂微晶硅层之间。

基于上述，本发明在沉积掺杂微晶硅层于非晶硅层上之前，通过对非晶 硅层表面进行表面处理，使非晶硅层表面有利于后续掺杂微晶硅层的成长， 因此本发明可以明显减少非晶硅层与掺杂微晶硅层之间的界面缺陷。

附图说明

图1A～图1C为本发明一实施例的半导体迭层的制造方法的剖面示意图。

图2为图1C的局部放大示意图。

图3A～图3D为本发明一实施例的一种薄膜电晶体的制造方法的剖面示 意图。

图4为图3C的局部放大示意图。