[发明专利]半导体器件的制作方法

说明书

技术领域

本发明涉及半导体制作技术领域，特别涉及在栅极刻蚀过程中的一种半导体器件的制作方法。

背景技术

随着超大规模集成电路器件特征尺寸不断地等比例缩小，集成度不断地提高，对于半导体制造的关键工艺之一，刻蚀的要求也越来越高，栅极的刻蚀尤为关键，其刻蚀质量不仅决定了器件的栅极尺寸，也决定了器件的饱和漏极电流等电参数。

现有技术中半导体器件的制作工艺包括：

在半导体衬底上定义有源区；

在所述有源区之间形成浅沟槽隔离区；

依次沉积栅氧化层、栅层，所述栅氧化层覆盖有源区及浅沟槽隔离区，栅层覆盖栅氧化层；

刻蚀栅层，在有源区上形成栅极。

其中，所述形成浅沟槽隔离区的步骤包括：

在已定义有源区的半导体衬底上依次沉积第一氧化层和氮化层；

刻蚀所述第一氧化层、氮化层和部分半导体衬底，以在所述有源区之间形成沟槽；

在所述沟槽内沉积第二氧化层，所述第二氧化层覆盖氮化层；

平坦化所述第二氧化层，以暴露所述氮化层，并去除所述氮化层。

根据上述，图1为半导体衬底100上形成沟槽和栅极的结构示意图。沟槽101填充有氧化物，与栅极103下方的栅氧化层102材料相同。

栅极的刻蚀一般利用干法刻蚀，刻蚀过程分为主刻蚀(ME)与过刻蚀(OE)。其中，主刻蚀包括采用干涉测量终点(interferometric endpoint，IEP)检测法确定刻蚀终点，及一个短时间过刻蚀补偿过程。IEP检测法确定在多晶硅栅极材料内刻蚀到所需的深度后终止，此时，在晶片表面只残留了微量的栅极材料；主刻蚀中的短时间过刻蚀补偿过程，为了调整IEP检测中的过刻蚀或者刻蚀不足，过刻蚀补偿过程之后晶片表面仍然会有栅极材料。而过刻蚀主要是为了去除晶片表面残留的栅极材料，并修正多晶硅栅极的根部形状。

随着实际制程的改变，对沟槽深度L的要求也随之发生变化。如原来沟槽深度要求为3400埃，而有的制程则要求沟槽深度为3500埃、3000埃等，这样在制程调整时，沟槽深度发生变化，那么在完成浅沟槽隔离区的制作之后，如果IEP检测仍然按照沟槽深度为3400埃时，检测到所需的深度后刻蚀终止，然后再执行固定时间长度的过刻蚀补偿过程，则此时栅极形状出现缺陷。进一步地，发现随着沟槽深度的变化，IEP检测时间也随之发生变化，然后在主刻蚀结束后，即IEP检测时间加上4秒的过刻蚀补偿过程之后，栅极形状依次出现底部有足部(footing)201、垂直形状202、底部有缺角(notch)203的轮廓，如图2所示。底部为垂直形状202的栅极轮廓为理想的栅极轮廓，而底部有足部201和缺角203的栅极轮廓，栅极尺寸与设定值不相符，脱离设定值的栅极尺寸会严重影响器件的性能。

IEP检测法是用激光光源检测薄膜厚度的变化，其原理是当激光入射薄膜表面时，在薄膜前被反射的光线与穿透该薄膜后被下层材料反射的光线相互干涉。在Δd满足下式的条件下，可以得到干涉加强：

Δd＝λ/2n