[发明专利]制造半导体器件的方法

说明书

相关申请

本申请要求2008年9月22日提交的韩国专利申请10-2008-0092777 和2009年4月10日提交的韩国专利申请10-2009-0031320的优先权，通 过引用将其全部内容并入本文。

技术领域

本公开内容的实施方案涉及制造半导体器件的方法，并且更特别地涉 及形成半导体器件的隔离结构的半导体器件制造方法。

背景技术

通常，为了分隔半导体器件，将半导体衬底限定为有源区和场区，在 有源区中形成字线，而在场区中形成用于隔离器件的隔离结构。

为了形成半导体器件的隔离结构，形成具有浅沟槽隔离(STI)结构的 各沟槽。以下简述通过形成具有STI结构的各沟槽来分隔器件的方法。通 过蚀刻场区中的硅衬底至约的深度并在其上沉积高密度等离子体 (HDP)氧化物层来形成沟槽。然后，实施化学机械抛光(CMP)工艺， 由此实现器件之间的隔离。

在这种情况下，形成隔离结构之前，使用离子注入工艺对半导体衬底 实施用于控制阈值电压的离子注入。由于氧化工艺导致出现如下现象：在 用于控述阈值电压的离子注入期间所注入的离子扩散进入侧壁氧化物层。 因此，由于为了控制阈值电压而注入的离子扩散进入侧壁氧化物层，所以 有源区具有不规则的离子浓度分布。因此，不规则的离子浓度分布产生驼 峰(hump)现象并引起漏电流泄漏增加。

发明内容

本公开内容的实施方案涉及制造半导体器件的方法，其中通过在隔离 工艺期间蚀刻掉与后续待形成的半导体器件中结区深度几乎相同的预定 厚度的隔离结构，以暴露半导体衬底的有源区的侧面部分，并对有源区的 暴露的侧面部分实施STI离子注入工艺，这样可改善循环特性，因为有源 区边缘部分的杂质浓度得到保持并且可均匀地形成后续结区的中心和边 缘部分。

本公开内容的一个实施方案涉及制造半导体器件的方法。根据该实施 方案，在半导体衬底上依次地形成隧道绝缘层、用于浮置栅极的导电层和 硬掩模层。通过蚀刻硬掩模层、用于浮置栅极的导电层、隧道绝缘层和半 导体衬底形成隔离沟槽。通过采用绝缘层填充隔离沟槽形成隔离结构。通 过蚀刻隔离结构的预定厚度来暴露隔离沟槽的上部侧壁。通过实施离子注 入工艺在隔离沟槽的暴露的上部侧壁中形成离子注入区域。

蚀刻掉隔离结构的预定厚度之后的隔离结构暴露的顶表面低于半导体 衬底中结区的深度。

通过从半导体衬底的顶表面开始起蚀刻掉隔离结构约至约 来暴露隔离沟槽的上部侧壁。

所述方法优选还包括，形成隔离沟槽之后，在包括隔离沟槽的硬掩模 层上形成衬垫绝缘层。

优选使用硼或BF₂来实施离子注入工艺。优选使用0.1E12原子/cm²至1.0E13原子/cm²的杂质浓度来实施离子注入工艺。优选以相对于半导体 衬底为1°至90°的注入角实施离子注入工艺，并优选以1°至45°的旋转角 来实施。

所述方法优选还包括，在实施离子注入工艺之后，通过沿着字线方向 蚀刻硬掩模层、用于浮置栅极的导电层和隧道绝缘层来暴露半导体衬底的 有源区，并实施源极漏极离子注入工艺。

附图说明

图1至5是显示根据本公开内容的一个实施方案形成半导体器件隔离 结构的方法的截面图；和

图6是显示在图5的离子注入工艺期间离子注入工艺的离子注入方向 的示意图。

具体实施方式

以下，参考附图并结合一个实施方案详细描述公开的实施方案。提供 附图以使得本领域技术人员能够理解所述公开的实施方案的范围。

图1至4是显示根据本公开内容的一个实施方案形成半导体器件隔离 结构的方法的截面图。

参考图1，在半导体衬底100上依次地形成隧道绝缘层101、用于浮置 栅极的导电层102、缓冲氧化物层103、用于硬掩模的氮化物层104、用于 硬掩模的氧化物层105和用于硬掩模的氧氮化硅层106。

参考图2，使用蚀刻工艺部分地蚀刻用于硬掩模的氧氮化硅层106、用 于硬掩模的氧化物层105、用于硬掩模的氮化物层104、缓冲氧化物层103、 用于浮置栅极的导电层102和栅极氧化层101，由此暴露半导体衬底100 的特定区域。通过蚀刻半导体衬底100的暴露区域形成隔离沟槽107。