[发明专利]计时D型正反器电路

权利要求书

1.一种计时D型正反器电路，其特征在于，包括：

一传输栅，包括：

一输入端，用以接收一输入信号；以及

一输出端，用以提供一第一输出信号来响应该输入信号，其中该传输栅被设定来接收一第一时脉信号、以及互补于该第一时脉信号的一第二时脉信号，以控制该第一输出信号；以及

一开关系列，具有一第一系列端、以及相对的一第二系列端，其中该第一系列端连接至一第一电压电平源，而该第二系列端连接至不同于该第一电压电平源的一第二电压电平源，该开关系列包括有相互串联的多个开关元件，而该些开关元件包括：

一第一开关元件，位于该第一系列端；

一第二开关元件，电性连接至该第一开关元件；

一第三开关元件，电性连接至该第二开关元件；以及

一第四开关元件，电性连接于该第三开关元件与该第二系列端之间，其中该第一开关元件、该第二开关元件、该第三开关元件与该第四开关元件每一个均可在互补的二开关状态间操作；

其中该第一输出信号被设置来使该第一开关元件以及该第四开关元件被操作在该二开关状态间，以使得该第一开关元件的开关状态互补于该第四开关元件的开关状态；

该第一时脉信号被设置来使该第二开关元件被操作在该二开关状态间；而该第二时脉信号被设置来使该第三开关元件被操作该二开关状态间，以使得该第二开关元件的开关状态与该第三开关元件的开关状态相同，而其中该开关系列被设定在该第二开关元件与该第三开关元件间的一第一输出点提供一第二输出信号。

2.如权利要求1所述的计时D型正反器电路，其特征在于，还包括：

一模块，电性连接至该第一输出点，用以提供一第三输出信号来响应该第二输出信号。

3.如权利要求2所述的计时D型正反器电路，其特征在于，该模块包括一转换电路，使得该第三输出信号互补于该第二输出信号。

4.如权利要求1所述的计时D型正反器电路，其特征在于，

该第一开关元件包括一第一p型晶体管，该第一p型晶体管具有被设置来接收该第一输出信号的栅极端子；

该第二开关元件包括一第二p型晶体管，该第二p型晶体管具有被设置来接收该第一时脉信号的栅极端子；

该第三开关元件包括一第一n型晶体管，该第一n型晶体管具有被设置来接收该第二时脉信号的栅极端子；以及

该第四开关元件包括一第二n型晶体管，该第二n型晶体管具有被设置来接收该第一输出信号的栅极端子。

5.如权利要求1所述的计时D型正反器电路，其特征在于，该传输栅包括：

一n型晶体管，其中该n型晶体管具有电性连接至该传输栅的该输出端的一第一源极端子，电性连接至该传输栅的该输入端的一第一漏极端子，以及被设置来接收该第一时脉信号的一第一栅极端子；以及

一p型晶体管，其中该p型晶体管具有电性连接至该第一漏极端子的一第二源极端子，电性连接至该第一源极端子的一第二漏极端子，以及被设置来接收该第二时脉信号的一第二栅极端子。

6.如权利要求3所述的计时D型正反器电路，其特征在于，该转换电路包括：

一第一p型晶体管，电性连接至该第一电压电平源；以及

一第一n型晶体管，连接于该第一p型晶体管与该第二电压电平源之间，其中该第一p型晶体管与该第一n型晶体管均具有被设置来接收该第二输出信号的一第一栅极端子，且其中该转换电路还包括介于该第一p型晶体管与该第一n型晶体管之间的一第二输出点，该第二输出点用以提供该第三输出信号。

7.如权利要求6所述的计时D型正反器电路，其特征在于，还包括：

一第二转换电路，电性连接至该第二输出点，其中该第二输出点用以提供一第四输出信号以响应该第三输出信号，并使得该第四输出信号互补于该第三输出信号。

8.如权利要求7所述的计时D型正反器电路，其特征在于，该第二转换电路包括：

一第二p型晶体管，电性连接至该第一电压电平源；以及

一第二n型晶体管，连接于该第二p型晶体管与该第二电压电平源之间，其中该第二p型晶体管与该第二n型晶体管均具有被设置来接收该第三输出信号的一第二栅极端子，且其中该第二转换电路还包括介于该第二p型晶体管与该第二n型晶体管之间的一第三输出点，用以提供该第四输出信号。