[发明专利]计时D型正反器电路

说明书

技术领域

本发明是有关于一种计时D型正反器电路(Clocked D-Type Flip-FlopCircuit)。

背景技术

在本领域所熟悉的技术中，计时D型正反器电路接收输入信号D(数据)，但是除非在时脉(Clock)状态中具有一过渡态，否则输出信号Q并不会对输入信号D中的过渡态产生反应。传统上，在时脉中的上升前缘(Rising Edge)或向上过渡态(Upward Transition)能产生输出信号Q的过渡态，此输出信号Q的过渡态取决于输入信号D中的一过渡态是否亦发生。再者，当时脉的向上过渡态发生时，输出信号Q的状态取决于输入信号D的状态。计时D型正反器芯片的输入及输出绘示于图1中，而显示输入信号D、时脉CLK及输出信号Q间的关系的时序图则绘示于图2中。

发明内容

本发明所要解决的技术问题在于，提供一种正反器电路，藉以利用共享闩锁器来简化电路元件，因而减少电路布局空间，同时可降低电路中动态功率的消耗。

本发明提供一种计时D型正反器电路，其中包括有传输栅，以接收输入数据，并根据时脉信号以提供中间输出信号至一时脉控制反相器(Inverter)。此时脉控制反相器做为闩锁器(Latch)，以闩锁住来自于传输栅的输出信号，此时脉控制反相器并以相同的时脉信号释放闩锁住的信号至输出信号反相器中。此输出信号反相器的输出端为正反器电路的输出信号Q端子。又一输出信号反相器用来将从Q端子而来的信号反相转换成一互补的输出信号。在本发明的一实施例中，又一传输栅用来决定上述的互补的输出信号。

时脉控制反相器可为一开关系列，其中开关系列具有第一系列端以及相对的第二系列端，第一系列端连接至第一电压电平源VDD，而第二系列端连接至不同于第一电压电平源的第二电压电平源GND，上述开关系列包括有多个相互串联的开关元件M3-M6，其中多个开关元件包括：第一开关元件M3、第二开关元件M4、第三开关元件M5、以及第四开关元件M6。第一开关元件M3位于第一系列端、第二开关元件M4电性连接至第一开关元件M3、第三开关元件M5电性连接至第二开关元件M4、而第四开关元件M6电性连接于第三开关元件M5与第二系列端之间，其中第一开关元件M3、第二开关元件M4、第三开关元件M5与第四开关元件M6每一个均可在二种互补的开关状态间操作；其中第一输出信号被设置来使第一开关元件M3以及第四开关元件M6被操作在前述二种开关状态间，以使得第一开关元件M3的开关状态与第四开关元件M6的开关状态互补；第一时脉信号被设置来使第二开关元件M4被操作在前述二种开关状态间；而第二时脉信号被设置来使第三开关元件M5被操作在前述二种开关状态间，以使得第二开关元件M4的开关状态与第三开关元件M5的开关状态相同，而其中开关系列被设定来于第二开关元件M4与第三开关元件M5间的第一输出点N05提供一第二输出信号。

为了能够清楚明白地表示本发明的观点，请参照下述说明并配合相应的附图。

附图说明

图1绘示计时D型正反器芯片的示意图；

图2绘示计时D型正反器电路的时序示意图；

图3绘示根据本发明之一实施例的计时D型正反器电路的示意图；

图4绘示根据本发明之各种实施例的计时D型正反器电路中各节点之典型信号电平的时序示意图；

图5绘示根据本发明之另一实施例的计时D型正反器电路的示意图；

图6绘示根据本发明之又一实施例的计时D型正反器电路的示意图。

其中，附图标记为：

10：计时D型正反器电路    20：传输栅

30：时脉控制反相器       40：输出信号反相器

50：输出信号反相器       60：传输栅

CKB：互补时脉信号    CLK：时脉信号

D：输入信号          GND：第二电压电平源

M1：n-MOS晶体管      M2：p-MOS晶体管

M3：第一晶体管       M4：第二晶体管

M5：第三晶体管       M6：第四晶体管

M7：p-MOS晶体管      M8：n-MOS晶体管

M9：晶体管           M10：晶体管

M11：n-MOS晶体管     M12：p-MOS晶体管

N01：节点            N03：节点

N04：节点            N05：节点

Q：输出信号          QB：互补输出信号