[发明专利]数字信号再现装置和方法以及数字信号记录装置和方法无效
申请号: | 200910140989.5 | 申请日: | 2009-05-15 |
公开(公告)号: | CN101582283A | 公开(公告)日: | 2009-11-18 |
发明(设计)人: | 永井裕 | 申请(专利权)人: | 株式会社瑞萨科技 |
主分类号: | G11B20/18 | 分类号: | G11B20/18 |
代理公司: | 北京市金杜律师事务所 | 代理人: | 王茂华 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 数字信号 再现 装置 方法 以及 记录 | ||
1.一种数字信号再现装置,从调制将错误校正码附加在用户数据上而构成了校正块的数据来进行了记录的介质中再现数据,其特征在于,包括:
对从上述介质中读出的数据进行解调处理的解调电路;
存储由上述解调电路解调后的数据的存储器;
对从上述存储器中读出的数据进行错误校正处理的校正电路;
将错误校正完成的数据从上述存储器输出到外部的输出电路;
对上述解调电路、上述校正电路以及上述输出电路与上述存储器之间的数据的读出和写入进行控制的存储器控制电路;
比较在上述解调电路中每进行一次校正块处理就进行加1运算的第一变量和在上述校正电路中每进行一次校正块处理就进行加1运算的第二变量的比较电路;以及
根据上述比较电路的比较结果来切换提供给上述解调电路、上述校正电路、上述输出电路以及上述存储器控制电路的时钟的频率的时钟控制电路。
2.根据权利要求1所述的数字信号再现装置,其特征在于,
当在上述比较电路的比较结果中示出上述第一变量与上述第二变量之差大于设定值时,上述时钟控制电路提高上述时钟的频率。
3.根据权利要求1所述的数字信号再现装置,其特征在于,
上述时钟控制电路选择频率高的第一时钟和频率低的第二时钟这两种时钟中的任意一种时钟,且当在上述比较电路的比较结果中示出上述第一变量与上述第二变量之差大于设定值时选择上述第一时钟。
4.根据权利要求1所述的数字信号再现装置,其特征在于,
在上述校正电路中,1校正块的校正处理时间根据从上述存储器读出数据的时间或将校正完成数据写入上述存储器的时间而变化。
5.根据权利要求4所述的数字信号再现装置,其特征在于,
上述存储器控制电路使上述解调电路与上述存储器之间的数据传输、和上述输出电路与上述存储器之间的数据传输优先于上述校正电路与上述存储器之间的数据传输。
6.根据权利要求4所述的数字信号再现装置,其特征在于,
将上述校正电路的校正完成数据写入上述存储器的写入时间根据再现数据中包含的数据错误量而变化。
7.根据权利要求1所述的数字信号再现装置,其特征在于,
在上述校正电路中,1校正块的校正处理时间根据每一定时间的上述解调电路的解调数据量的多少和每一定时间的上述输出电路的输出数据量的多少而变化。
8.一种数字信号再现装置,从调制将错误校正码附加在用户数据上而构成了校正块的数据来进行了记录的介质中再现数据,其特征在于,
包括:
对从上述介质中读出的数据进行解调处理的解调电路;
存储由上述解调电路解调后的数据的存储器;
对从上述存储器中读出的数据进行错误校正处理的校正电路;
将错误校正完成的数据从上述存储器输出到外部的输出电路;
控制上述解调电路、上述校正电路以及上述输出电路与上述存储器之间的数据的读出和写入的存储器控制电路;
比较根据由上述解调电路进行了解调处理的数据量来进行更新的第一变量、和根据由上述校正电路进行了错误校正处理的数据量来进行更新的第二变量的比较电路;
根据上述比较电路的比较结果来切换提供给上述解调电路、上述校正电路、上述输出电路以及上述存储器控制电路的时钟的频率的时钟控制电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910140989.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种药物组合物和一种成套药盒及其应用
- 下一篇:保护盖结构