[发明专利]半导体器件

说明书

本分案申请是基于申请号为2005800079582，申请日为2005年3 月9日，发明名称为“半导体器件”的中国专利申请的分案申请。

技术领域

本发明涉及可以进行无线通信的半导体器件。

背景技术

例如可以无线发送和接收识别信息这类数据的ID芯片这样的半 导体器件已经在多个领域获得实际应用，其市场扩展进一步有望成为 新式通信信息终端。ID芯片也称为无线标签，RFID(射频识别)标 签或IC标签，具有通过使用半导体衬底形成的集成电路和天线的ID 芯片目前正投入使用。

发明内容

ID芯片的种类包括通过连接分别构造的集成电路与天线的ID芯 片，和通过在同一衬底上连续(集成)地构造集成电路和天线而构造 的ID芯片。

对于通过连接分别构造的集成电路与天线而构造的ID芯片来 说，容易在集成电路与天线的连接部分造成缺陷，因此难以提高成品 率。另外，人们期望ID芯片能根据其实际应用附着于纸或塑料这样 的挠性材料。为此，在一些情形中，即使集成电路顺利地与天线相连， 还是对在使用中构造了集成电路的衬底施加应力。这样，存在一个问 题，就是应力容易导致一些缺陷，并因此降低了可靠性。

另一方面，与分别构造集成电路和天线的ID芯片不同，在集成 地构造集成电路与天线的ID芯片中，不容易引起这种在连接部分的 缺陷。但是，如果在一个衬底上构造的ID芯片的数目是一定的，那 么用于构造天线的面积自然受限。这样，难以扩大天线尺寸和构造高 增益天线。

用于构造集成电路的半导体衬底通常有一个缺点，就是挠性和机 械强度差。但是，机械强度可通过缩小集成电路本身的面积而在一定 程度上有所提高。尽管如此，这种情形并不是有利的，因为难以保证 电路规模，而且ID芯片的使用也受到限制。因此，在认为保证集成 电路的电路规模很重要时，随意缩小集成电路的面积是不利的。

本发明已经考虑到上述问题。本发明的目标是提供一种ID芯片， 其中，在不压缩电路规模的情况下增大了天线增益并提高了集成电路 的机械强度。另外，本发明设计包装材料，标签，证件，银行票据， 公文，和使用ID芯片的类似物件。

本发明的半导体器件包括射频芯片，射频芯片进一步包括ID芯 片。该半导体芯片包括使用通过使用半导体膜构造的半导体元件的集 成电路，和与集成电路相连的天线。优选将天线与集成电路整体构造， 因为这样可以提高半导体器件的机械强度。注意，本发明中使用的天 线还包括环绕或螺旋缠绕的导线、和导线之间布置的软磁材料微粒。 特别地，包含(散布的)软磁材料微粒的绝缘层布置在导线之间。

依照本发明，可以构造用于覆盖导线的绝缘膜，导线之间可以布 置包含(散布的)软磁材料微粒的绝缘层以便将绝缘膜夹在中间。

另外，可以依照本发明构造绝缘层来覆盖导线。

注意，集成电路和天线可以直接构造在衬底上，或者，可以构造 在衬底上，然后与之分离，并附着于单独制备的另一个衬底。集成电 路的附着可以依照各种方法实现，例如：在高耐热衬底与集成电路之 间构造金属氧化膜，将金属氧化膜晶化并弱化，以便分离集成电路， 由此将其附着到对象；在高耐热衬底与集成电路之间提供分离层，通 过激光辐射或蚀刻除去分离层以便从衬底上分离集成电路，由此将其 附着到对象；用机械的方法或通过使用溶液或气体除去其上构造了集 成电路的高耐热衬底，以便从衬底上分离集成电路，从而将其附着到 对象。

分别构造的集成电路可以相互附着以便堆叠集成电路，使得电路 的尺寸或存储容量可以有所增加。由于与用半导体衬底制造的ID芯 片相比，集成电路的厚度非常薄，所以即使在多个集成电路堆叠的情 况下，也可以将ID芯片的机械强度维持到一定程度。堆叠的集成电 路可以通过已知的连接方法相互连接，例如倒装法，TAB(卷带自动 接合)法或引线接合法。