[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及集成电路，且特别涉及一种堆叠裸片的隔离结构。

背景技术

自从发明集成电路以来，由于各种电子元件(例如晶体管，二极管，电 阻，电容等)的集成度持续不断的改良，半导体产业已经经历了快速的成长。 此种集成度的改良使得最小特征尺寸不断减少，让元件可以整合在一个特定 区域。

上述集成度的改善在本质上是二维(平面)的性质，因为集成电路所占 用的体积基本上是在半导体晶片的表面。虽然光刻技术的进步已使得二维集 成电路的制作得到相当大的改良，但在二维上可达到的密度有其物理上的限 制。其中一个限制便是制作这些元件所需的最小尺寸。而且当需要将更多元 件放置在同一芯片上时，所需要的设计也越复杂。为了更进一步增加电路密 度，业界提出了所谓的”三维(3D)集成电路”。在典型的三维(3D)集 成电路工艺中是将两个裸片互相接合并与基底上的接触垫形成电性连接。例 如，可将两个裸片的顶部互相接合，然后将堆叠的裸片接合至一载板，并以 焊线将每一裸片的接合垫电性连接至载板的接合垫。

硅穿孔(TSV；Through-SiliconVia)技术为近来发展的重点。一般来说， TSV技术是将基板蚀刻出一垂直孔洞，并在孔洞中填入导电材料，如铜。将 基板的背面薄化后露出TSV，并在TSV上直接设置焊球以提供电性接触。 之后，在焊球放置另一裸片即可形成堆叠裸片封装。

由于基板经过了薄化，于基板电路面进行的介电工艺并未形成于背面， 于是基板背面是在缺乏保护的情况下，把焊球放置在暴露的TSV，使得表面 的润湿性不足，焊球和基板之间无法形成良好的电性连接。此外，该结构限 制了接合面的机械强度并限制了I/O引脚总数。

因此，业界亟须一种接合TSV的改良结构与方法。

发明内容

为了解决现有存在的上述问题，本发明提供一种半导体装置，包括：一 半导体基底，其具有相对的电路侧与背侧；多个硅穿孔，延伸进入半导体基 底，且每一硅穿孔具有一突出部，突出于半导体基底的背侧；一隔离层，位 于半导体基底的背侧且介于相邻的硅穿孔之间，隔离层未延伸超过每一硅穿 孔的突出部的顶端；以及，一导电元件，位于每一硅穿孔的突出部上。

本发明也提供一种半导体装置的制造方法，包括：提供一半导体基底， 其具有一硅穿孔从一电路侧延伸进入半导体基底；薄化半导体基底的背侧， 使硅穿孔突出于半导体基底的背侧；形成一隔离层于半导体基底的背侧与硅 穿孔上；薄化隔离层以露出硅穿孔；以及，形成一导电元件于硅穿孔上。

本发明另提供一种半导体装置的制造方法，包括：提供一半导体基底， 其具有相对的第一侧与第二侧，半导体基底具有一硅穿孔从第一侧部分延伸 进入半导体基底；露出硅穿孔，使硅穿孔至少一部分突出于半导体基底的第 二侧；形成一介电层于半导体基底的第二侧；形成一图案化掩模于介电层上， 并露出硅穿孔上的介电层；以及，去除硅穿孔上的介电层。

本发明中提供的隔离结构，其围绕露出的硅穿孔，因此提供一较大的湿 润表面，使焊球和基板之间可形成良好的电性连接。如此一来，可增加焊球 的密度。此外，隔离层也可增加接合界面的机械强度。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举 出较佳实施例，并配合附图，作详细说明如下。

附图说明

图1-图5显示本发明于裸片上形成隔离结构的实施例。

图6-图11显示本发明于裸片上形成隔离结构的另一实施例。

图12-图16显示本发明于裸片上形成隔离结构的又一实施例。

图17-图21显示本发明于裸片上形成隔离结构的再一实施例。

上述附图中的附图标记说明如下：

110～基底

112～电路

114～蚀刻停止层

116～内层介电层

118～接触插塞

120～金属间介电层

122～顶层金属接触

124～硅穿孔

126～衬层

128～导电凸块

130～载板

132～粘着剂

310、610～隔离层

510、1110～连接元件

710～掩模层