[发明专利]检测处理器资源的架构易损性

说明书

技术领域

本发明涉及检测处理器资源的架构易损性。

背景技术

对处理器设计者来说，主要由中子粒子引起的辐射引发的软错误已 成为一个主要的问题。由于这类错误不反映设备的永久故障，它被称为 软错误或瞬时错误。这些来自瞬时错误的比特混乱(bit upset)是来自 凸点(bump)和封装材料的阿尔法粒子引起的那些比特混乱的附加。预 期在未来几代的芯片中，单个芯片上晶体管数量的指数级增加以及激进 的电压定标将使这个问题更显著恶化。

为了解决宇宙射线侵袭，一些方法试图使用某种形式的错误检测(例 如奇偶校验)来保护处理器或其他半导体设备中全部锁存器中的一大部 分。类似地，高性能微处理器中的诸如高速缓存和寄存器文件的绝大多 数主要阵列具有某种形式的错误检测和恢复。在随后的未来几代处理器 中，随着更多的晶体管添加到单个芯片，维护相同级别的可靠性甚至变 得更具有挑战性。

通过时间中的故障(FIT)来测量可靠性，其中一个FIT表示一个十 亿小时的操作内的一个故障。FIT有三个主要的分量：电路的固有错误率， 它是制造过程和定时方案的函数；微处理器中的比特数，它是设计参数； 以及架构易损性因子(architectural vulnerability factor，AVF)，它 是导致用户可见错误的比特翻转的概率。用户可见错误定义为到达微处 理器的引脚并逃逸到主存储器或输入/输出(I/O)设备的任何比特损坏。 在FIT的这三个分量中，AVF是唯一能随时间显著改变的分量。确实，研 究已表明AVF能平均从一个程序到另一个程序非常剧烈地改变(在某些 情况下达90％以上)。当在称为时间片(quantum)的小时间段上实时测 量而不是在长时间运行上取平均时，AVF还能在程序中显著改变。

大多数架构和微架构错误检测/恢复机制试图减少微处理器的平均 AVF，从而改进整体可靠性。然而，这种改进的可靠性以功率和性能为代 价。诸如主要用于保护执行单元的残数(residue)和奇偶校验预测的方案 会具有高功率耗费。诸如冗余执行的微架构冗余方案会既有功率耗费又 有性能耗费，这是由于可用于并行计算两个不同指令的执行单元用于冗 余地计算单个指令。由于当前没有可靠的方法在程序执行期间测量实时 AVF，大多数错误缓解方案总是激活的。结果，这种机制的功率和性能耗 费是固定的惩罚。

发明内容

本发明提供一种装置，包括：多个计数器，所述多个计数器的每个 为处理器的存储单元维护时间片期间的利用值；第二计数器，对所述时 间片期间由所述处理器的预测单元作出的错误预测的数量进行计数；以 及第一逻辑，至少部分地基于所述利用值和所述错误预测的数量来为所 述处理器的至少第一部分确定对于所述时间片的易损性测量。

本发明还提供一种方法，包括：使用处理器度量为处理器的至少一 部分确定对于时间片的量化架构易损性因子(Q-AVF)值；将所述Q-AVF 值与至少一个阈值进行比较；以及基于所述比较动态地控制所述处理器 的至少一个错误缓解单元。

本发明还提供一种系统，包括：具有多个核的多核处理器，其中第 一核包括基于多个处理器度量值检测关于所述第一核的易损性测量的检 测器，以及基于所述易损性测量控制所述第一核的错误缓解单元的控制 器，所述多个处理器度量值的每个与第一时间段期间的核结构的操作相 关联；以及耦合到所述多核处理器的动态随机访问存储器(DRAM)。

附图说明

图1是根据本发明一个实施例的方法的流程图。

图2是根据本发明一个实施例的处理器的框图。

图3是根据本发明一个实施例的前端Q-AVF检测器的框图。

图4是根据本发明一个实施例的后端Q-AVF检测器的框图。

图5是根据本发明一个实施例的存储器子系统Q-AVF检测器的框图。

图6是根据本发明一个实施例的核Q-AVF检测器的框图。

图7是根据本发明一个实施例的系统的框图。

具体实施方式