[发明专利]一种半导体元件及其形成方法

说明书

技术领域

本发明涉及一种半导体元件，特别是涉及一种具有超浅接面的半导体 元件，及利用原子层掺杂工艺而形成上述具有超浅接面的半导体元件的方 法。

背景技术

互补金属氧化物半导体(Complementary metal oxide Semiconductor， CMOS)元件，例如金属氧化物半导体场效应晶体管(metal oxide field-effect transistor，MOSFET)，常用于制造超大型集成电路 (ultra-large scal e integrated，ULSI)元件。当前的技术趋势倾向于缩 小元件的尺寸以及降低功率消耗需求。缩小MOSFET的尺寸有利于提升集成 电路的速度、效能、密度与单位成本。然而，随着CMOS元件的尺寸逐渐缩 小，相关领域仍面临许多考验。

举例来说，当MOSFET的栅电极的长度缩小时，源极与漏极区域和通道 间的相互作用会增加，因此会加重对于通道电位以及栅极介电质的影响。正 因为如此，栅极长度较短的晶体管会遭遇到许多问题，例如栅电极无法实 际上控制通道的开关状态。与具有较短通道长度的晶体管相关的现象例如 栅极控制力降低等，总称为短通道效应。

一种可降低源极与漏极对通道及栅极介电质的影响的方法是利用渐变 接面。可藉由在源极与漏极区域中进行多次的离子布植而形成渐变接 面。一般而言，源极与漏极区域中邻近栅电极的部分掺杂程度较低，而源 极与漏极区域中远离栅电极的部分掺杂程度则较高。

可藉由降低布植浓度以及增加剂量或离子浓度而制造出浅层的淡掺杂 部分。由于布植能量较低，布植区域的深度会较小；且由于剂量或离子浓 度较高，布植区域的电阻较低。如此一来，可得到具有较低电阻的浅层部 分。然而，上述方法在扩散时可能出现活性降低以及异常增强等现象。

由此可见，上述现有的利用离子布植而形成的渐变接面在结构与使用 上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在 的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用 的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然 是相关业者急欲解决的问题。因此如何能创设一种新的具有利用原子层掺 杂的超浅接面的半导体元件及其形成方法，实属当前重要研发课题之一，亦 成为当前业界极需改进的目标。

有鉴于此，相关领域亟需提出一种改良的源极/漏极区域。

发明内容

本发明的目的在于，克服现有的利用离子布植而形成的渐变接面存在 的缺陷，而提供一种新的具有利用原子层掺杂的超浅接面(ultra-shallow junction，USJ)的半导体元件及其形成方法，所要解决的技术问题是使其 能够减少、解决或克服上述及其他问题，并可以达成其他技术功效，非常 适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据 本发明提出的一种形成一半导体元件的方法，该方法至少包含以下步骤：提 供一基板，其具有一栅极堆叠形成于其上；在该基板中形成重掺杂源极/漏 极区域于该基板的相对侧上；形成一掺杂剂的一原子层于该基板中该栅极 堆叠的相对侧的一表面上；以及退火该基板，从而在该基板中该栅极堆叠 的相对侧上形成超浅接面。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的形成一半导体元件的方法，至少更包含，在形成一掺杂剂的一 原子层之前，使该基板中该栅极堆叠的相对侧凹陷，从而形成多个凹陷，且 其中该形成一掺杂剂的一原子层的步骤至少包含形成该原子层于该些凹陷 中。

前述的形成一半导体元件的方法，至少更包含磊晶生长一磊晶层于该 些凹陷中。

前述的形成一半导体元件的方法，至少更包含原位掺杂该磊晶层。

前述的形成一半导体元件的方法，其中所述的形成重掺杂源极/漏极区 域的步骤是在该形成一掺杂剂的一原子层的步骤前进行。

前述的形成一半导体元件的方法，其中所述的形成重掺杂源极/漏极区 域的步骤包含凹陷该基板从而形成多个凹陷，以及磊晶生长一应力层于该 些凹陷中。

前述的形成一半导体元件的方法，其中该些超浅接面延伸至该栅极堆 叠。