[发明专利]可颠倒无引线封装及其堆叠和制造方法

说明书

本申请是申请日为2004年8月18日、申请号为200480024373.7、发明名称为“可颠倒无引线封装及其堆叠”的专利申请的分案申请。

对于相关申请的交叉引用

本申请要求提交于2003年8月26日的美国临时专利申请No.60/497,829(代理人案号no.102451-100)的优先权，该美国临时专利申请全文引用以作为参考。

技术领域

本发明涉及半导体器件封装。更具体地说，本发明涉及可颠倒无引线半导体器件封装和用来制造可颠倒无引线半导体器件封装的方法。

背景技术

在基于引线框架的半导体器件封装中，电信号通过导电引线框架在至少一个半导体器件(电路芯片(die))与诸如印刷电路板之类的外部电路之间传输。引线框架包括多根引线，每根具有内部引线端和相对的外部引线端。内部引线端电气连接到在电路芯片上的输入/输出(I/O)焊盘上，并且外部引线端提供用来连接到外部电路的端子。在外部引线端在封装本体的表面处终止的场合，封装称作“没有引线”或“无引线”封装。如果外部引线端超越封装本体周边延伸，则封装称作“有引线的”。已知的无引线封装的例子包括：四边扁平无引线(QFN)封装，它们具有在四边封装本体的底部的周边周围布置的四组引线；和双边扁平无引线(DFN)封装，它们具有沿封装本体的底部的相对侧布置的两组引线。

一种用来制造用于四边扁平无引线(“QFN”)封装的引线框架的方法公开在授予McLellan等的美国专利No.6,498,099中，该专利全文引用作为参考。在McLellan等的专利中，导电基片的第一侧被部分蚀刻以限定支撑垫和内部引线端。半导体器件接合到部分限定的支撑垫上，并且由导线接合等电气互连到部分限定的内部引线端上。半导体器件、部分限定的支撑垫、部分限定的内部引线及导线接合然后封装在聚合物模制树脂中。导电基片的相对第二侧然后被蚀刻，以电气隔离支撑垫和内部引线端以及限定外部引线端。

另一种用于QFN封装的制造的方法公开在提交于2002年4月29日并且在此全文引用作为参考的共同拥有的美国专利申请No.10/134,882中。

希望在半导体封装工业中使半导体封装的外形高度(厚度)最小以促进在移动、无线及医学用途中的进步。当前要求是对于具有亚毫米级的外形高度的封装。对于增大处理能力和速度的需要，也产生增加能配合到给定区域上的电路芯片数量(即增加电路芯片密度)以及减小在电路芯片之间的电气路径的长度的需求。

对于用于增加电路芯片密度和减小电气路径长度的需求的一种解决方案是在单个封装内部堆叠多个电路芯片。各电路芯片由绝缘层/插入物分离，使导线接合和/或倒装芯片电路芯片连接用来把电路芯片电气连接到公共引线框架上。然而，这种解决方案具有其缺点。首先，具有堆叠电路芯片的封装至少部分由于在封装内的增大数量的电气连接和对于布置在电路芯片之间的绝缘层/插入物的需要而引入封装组件的复杂性。如果任意缺陷在封装的组装期间发生，包括在堆叠内的所有芯片的整个封装是不可补救的。第二，在导线接合过程用来电气连接堆叠电路芯片的场合，在堆叠中的顶部电路芯片必须把尺寸定成在底部电路芯片上提供足够的外围空间以允许导线接合底部电路芯片。换句话说，顶部电路芯片必须比底部电路芯片小。最后，在单个封装中堆叠两个或多个电路芯片增大封装的厚度，并且产生关于功率管理和散热的问题。

因而，存在对于具有减小外形尺寸同时允许增大电路芯片密度和减小在电路芯片之间的电气路径的长度的半导体器件封装的需要。

发明内容

上述和其它需要由一种包括模制化合物的半导体器件封装满足，该模制化合物形成如下的一部分：第一封装面、与第一封装面相对的第二封装面、以及在第一与第二封装面之间延伸的封装侧面。半导体器件和导电引线框架至少部分地由模制化合物覆盖。导电引线框架包括布置在封装的周边处、并且具有布置在第一封装面处的第一接触表面和布置在第二封装面处的第二接触表面的多个支柱。半导体器件定位在多个支柱的中心。引线框架还包括多个支柱延伸部，每个具有布置在第二封装面处的第三接触表面。该多个支柱延伸部从多个支柱向半导体器件延伸。每一个支柱延伸部包括在与第二封装面相对的支柱延伸部的表面上形成的接合点。在半导体器件上的至少一个I/O焊盘电气连接到在接合点处的支柱延伸部。