[发明专利]半导体集成电路器件及半导体集成电路器件的制造方法无效
| 申请号： | 200910146878.5 | 申请日： | 2009-06-17 |
| 公开（公告）号： | CN101714525A | 公开（公告）日： | 2010-05-26 |
| 发明（设计）人： | 杉山雅夫;金子义之;近藤由宪;平泽贤齐 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234;H01L21/768;H01L27/088;H01L23/522 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 集成电路 器件 制造 方法 | ||
技术领域
本发明涉及一种集成了MISFET(Metal Insulator SemiconductorField Effect Transistor)或MOSFET(Metal Oxide Semiconductor FieldEffect Transistor)的半导体集成电路器件及半导体集成电路器件(或半导体器件)的制造方法中，适用于绝缘膜成膜的技术，特别是对预金属(Pre-Metal)层间绝缘膜的成膜技术等有效的技术。
背景技术
日本公开特许公报特开平5-21620号公报(专利文献1)中，记载了在使用了TEOS(Tetra-Ethyl-Ortho-Silicate)的TEOS-CVD(Chemical Vapor Depositon)在氧化硅膜上涂上SOG(Spin-On-Glass)氧化硅膜并进行平坦化，再通过干蚀刻进行回蚀的技术作为预金属层间绝缘膜成膜的技术。
日本公开特许公报特开平5-206474号公报(专利文献2)中，记载了对使用了TEOS的TEOS-CVD氧化硅膜进行回流焊接并进行平坦化后的回蚀技术。
日本公开特许公报特开2002-110666号公报(专利文献3)中，记载了通过HDP(High Density Plasma)形成的CVD氧化硅膜上通过P-TEOS(Plasma-TEOS)形成CVD氧化硅膜，并对所述的通过P-TEOS形成的CVD氧化硅膜进行CMP(Chemical MechanicalPolishing)或者回蚀并进行平坦化后，将通过P-TEOS形成的CVD氧化硅膜作为覆盖膜(Cap Film)的技术。
日本公开特许公报特开2000-208624号公报(专利文献4)中，记载了预金属层间绝缘膜的形成技术，这是通过使用了O3-TEOS的等离子CVD法来形成氧化硅膜，然后再通过CMP法对上述氧化硅膜进行抛光，直到栅极电极的导电层露出为止，而且，还通过使用了PH3-SiH4-O2的CVD法在其上形成氧化硅膜的技术。
日本公开特许公报特开平7-147281号公报(专利文献5)及日本公开特许公报特开3-194932号公报(专利文献6)中，通过使用了O3-TEOS的CVD法在布线间形成氧化硅膜，之后又通过回蚀或CMP法除去上述氧化硅膜，直到露出上述布线的上部为止，而且，又通过使用了TEOS的等离子CVD法在之上形成氧化硅膜的技术。
日本公开特许公报特开平7-221179号公报(专利文献7)中，记载了用O3-TEOS NSG硅膜(堆积时产生In-situ回焊)嵌入并形成等离子CVD的氧化硅膜后，再通过CMP法进行平坦化的技术。
《专利文献1》
日本公开特许公报特开平5-21620号公报
《专利文献2》
日本公开特许公报特开平5-206474号公报
《专利文献3》
日本公开特许公报特开2002-110666号公报
《专利文献4》
日本公开特许公报特开2000-208624号公报
《专利文献5》
日本公开特许公报特开平7-147281号公报
《专利文献6》
日本公开特许公报特开平3-194932号公报
《专利文献7》
日本公开特许公报特开平7-221179号公报
发明内容
作为半导体集成电路器件的预金属层间绝缘膜的构成法，一般的做法如下：在通过臭氧TEOS形成的氧化硅膜(在不会造成理解混乱时，以下简称“臭氧TEOS膜”或者“O3-TEOS膜”)等嵌入特性良好的CVD氧化硅类绝缘膜成膜后，再层压通过CMP耐刮性良好的等离子TEOS形成的氧化硅膜(在不会造成理解混乱时，以下简称“等离子TEOS膜”或者“P-TEOS膜”)等，并进行平坦化。另外，还可用嵌入特性良好的通过HDP形成的CVD氧化硅膜来代替由臭氧TEOS形成的氧化硅膜及由等离子TEOS形成的氧化硅膜等。
但是，本案发明人经过研究发现，前面所述的技术中，在接触孔的形成步骤中，被覆盖绝缘膜所覆盖的预金属层间绝缘膜中的裂纹(crack)一旦露出于接触孔内，会造成屏蔽金属进入从而导致短路不良的产生等。产生裂纹的原因是由于栅极结构上部的等离子TEOS膜一变薄，就会造成CMP的应力集中到较为柔软的质地即臭氧TEOS膜上的等离子TEOS膜。本案发明人经研究发现，这是由于臭氧TEOS膜的成膜温度的低温化而引发的显著的问题。
另一方面，后者所述的技术中，除了由于膜内压力对晶体管特性造成的不良影响之外，还存在在成膜初期生成富硅的难以蚀刻的膜的问题。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910146878.5/2.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
