[发明专利]感应等离子体掺杂

说明书

技术领域

本发明涉及半导体衬底表面掺杂的系统和方法。更具体地，涉及采用感应 等离子体对半导体衬底的表面掺杂的系统和方法。

背景技术

高密度感应等离子体传统地被用在对半导体衬底的高剂量氮(N)掺杂。 虽然传统的感应等离子体能获得高N剂量，但是离子轰击半导体晶片表面并 且可能透射穿过薄氧化层而进入到Si-栅电介质界面。离子的透射到Si-栅电介 质界面劣化了电子和空穴的迁移率，降低了晶体管和其它组件的性能。随着集 成电路变得越来越小，这也变得尤其正确。

因此，期望有改善了的掺杂系统和方法。

发明内容

在一些实施例中，一种在感应等离子体腔体内对半导体晶片掺杂的方法包 括：在感应等离子体腔体内产生具有相对于地电位的第一电压的等离子体，以 及在感应等离子体腔体内对电极施加具有相对于地电位的正向电压电位的射 频(RF)电压。该半导体晶片放置在电极上。

在一些实施例中，一种在感应等离子体腔体内对半导体晶片掺杂的方法， 包括：产生具有相对于地电位的第一电压的等离子体，将在感应等离子体腔体 内的基座相对于地电位偏置为第二电压，并且调节第二电压电位以控制被放置 在感应等离子体腔体内的基座上的半导体晶片上表面中的掺杂深度。该第二电 压为射频(RF)电压并且是基于等离子体的第一电压来调节的。

附图简介

图1示出了传统的感应等离子体腔体。

图2示出了在感应等离子体掺杂工艺中传统的等离子体腔体的电平。

图3示出了根据本发明的感应等离子体腔体。

图4示出了根据本发明的在感应等离子体掺杂工艺中，图3中所示的等离 子体腔体的等离子体、基座电极和外壳的电平的一个例子。

图5是鳍式场效应晶体管(FINFET)的等角投影视图。

图6A是图5所示的FINFET的源极和漏极之间的沟道的截面图。

图6B是图6A所示的氧化硅层界面的详细视图。

图7A示出了采用传统方法掺杂的FINFET的沟道的截面图。

图7B是电压-时间图，其说明了在图7A所示的FINFET的沟道的掺杂过 程中感应等离子体腔体的参数。

图8A示出了根据本发明的掺杂的FINFET的沟道的截面图。

图8B是电压-时间图，其说明了在图8A所示的FINFET的沟道的掺杂过 程中感应等离子体腔体的参数。

图9A示出了根据传统掺杂方法的高k值材料的掺杂区的截面图。

图9B是电压-时间图，其说明了在图9A所示的高k值材料的掺杂过程中 感应等离子体腔体的参数。

图10A示出了根据本发明的高k值材料的掺杂区的截面图。

图10B是电压-时间图，其说明了在图10A所示的高k值材料的掺杂过程 中感应等离子体腔体的参数。

图11是根据图3所述的感应等离子体系统中的控制器的结构的一个例子。

图12是根据本发明的掺杂半导体衬底的方法的流程图。

具体实施方式

图1示出了感应等离子体腔体100的一个例子。如图1所示，等离子体 106被设置在两个电极102，104之间。半导体晶片(未示出)被放置在电极 104上以接受掺杂。随着从产生等离子体106的输入气体中释放电子，等离子 体106带正电。等离子体106的正电荷导致电极104产生了负偏置电压。由于 它的正电荷，等离子体106排斥带正电荷的离子，并且使得该些离子加速朝向 带负电荷的电极104。

图2示出了传统的感应等离子体腔体的等离子体电位202、电极电位204a， 204b、以及外壳电位206的电压-时间图。所示的电极电位204a是传统的具 有大约13.5MHz的频率的时变负电压以防止电荷在电极上积累。电极电位 204b大约是电极的稳态电压，并且在传统的设置中其为大约-55V。外壳电位 206是等离子体电位202和电极电位204b之差。离子轰击在晶片上的能量是 由外壳电位206的量决定的。