[发明专利]具有电磁干扰防护体的半导体封装件及其形成方法

说明书

技术领域

本发明是有关于一种半导体封装件，且特别是有关于一种具有电磁干扰防护体(electromagnetic interference shielding，EMI shielding)的半导体封装件。

背景技术

受到提升工艺速度及尺寸缩小化的需求，半导体组件变得甚复杂。当工艺速度的提升及小尺寸的效益明显增加时，半导体组件的特性也出现问题。特别是指，较高的工作时脉(clock speed)在信号电平(signal level)之间导致更频繁的转态(transition)，因而导致在高频下或短波下的较高强度的电磁放射(electromagneticemission)。电磁放射可以从半导体组件及邻近的半导体组件开始辐射。假如邻近的半导体组件的电磁放射的强度较高，此电磁放射负面地影响半导体组件的运作，请参考与电磁干扰(electromagnetic interference，EMI)有关的资料。若整个电子系统内具有高密度分布的半导体组件，则半导体组件之间的电磁干扰更显严重。

一种降低EMI的方法是，将一组半导体封装件内的半导体组件屏蔽(shield)起来。特别一提的是，由电子传导壳体或盖体与半导体封装件以外部接地的方式来完成屏蔽。当来自于半导体封装件内部的电磁放射作用在壳体的内表面时，至少部份的电磁放射的可被电性短路(short)，以降低电磁放射的程度，避免电磁放射通过壳体而负面地影响邻近的半导体组件的运作。相似地，当来自于邻近的半导体组件的电磁放射作用在壳体的外表面时，一可降低半导体封装件内半导体组件的电磁干扰的电性短路发生。

然而，可降低EMI的电性传导壳体带来许多缺点。特别是在习知技术中，壳体通过黏贴(adhesive)与半导体封装件的外部连接。不幸地，由于黏贴方式易受温度、湿度及其它环境条件影响，使壳体容易剥离。此外，当连接壳体至半导体封装件时，壳体的大小与外型及半导体封装件的大小与外型只有在较精准的公差级数下才能匹配。因此壳体与半导体封装件的加工尺寸、外型及组合精度使得制造成本及工时增加。且，因为加工尺寸及外型的关系，不同的半导体封装件的尺寸及外型，可能需要不同的壳体。如此，为了容纳不同的半导体封装件，更增加了制造成本及工时。

为了改善习知问题，有必要提升半导体封装件及相关方法的发展。

发明内容

本发明的一方面关于具有电磁干扰防护体的半导体封装件。在一实施例中，半导体封装件包括一基板单元、一接地组件(grounding element)、一半导体组件、一封装体及一电磁干扰防护体。基板单元具有一上表面、一下表面及一邻近基板单元的一周边设置的侧面。基板单元定义出一邻近于基板单元的周边设置的切除部。接地组件设置于切除部且且至少部分地延伸于基板单元的上表面与下表面之间。接地组件具有一连接面，其邻近于基板单元的侧面设置。半导体组件邻近基板单元的上表面设置并电性连接基板单元。封装体邻近基板单元的上表面设置并覆盖半导体组件及接地组件，以使接地组件的连接面暴露出来，以作为电性连接之用。封装体具有数个外表面，外表面包括一侧面，封装体的侧面实质上与基板单元的侧面切齐。电磁干扰防护体邻近封装体的外表面设置并电性连接接地组件的连接面。其中，接地组件提供一电性路径(electrical pathway)以将电磁干扰防护体上的电磁放射放电至接地端。

在另一实施例中，半导体封装件包括一基板单元、一接地组件、一半导体组件、一封装体及一电磁干扰防护体。基板单元具有相对的一第一表面与一第二表面。接地组件至少部分地延伸于第一表面与第二表面之间。接地组件对应至一接地柱(grounding post)的余留部分并具有一邻近于基板单元的一周边设置的连接面。半导体组件邻近基板单元的第一表面设置并电性连接基板单元。封装体邻近基板单元的第一表面设置并覆盖半导体组件及接地组件，以使接地组件的连接面暴露出来，以作为电性连接之用。封装体具有数个外表面。电磁干扰防护体邻近封装体的外表面设置并电性连接接地组件的连接面。其中，接地组件提供一电性路径以将电磁干扰防护体上的电磁放射放电至接地端。