[发明专利]制造非易失性存储器件的方法

权利要求书

1.一种制造非易失性存储器件的方法，所述方法包括：

在衬底上形成第一硬掩模层；

蚀刻所述第一硬掩模层和所述衬底，以形成在第一方向上彼此平行延 伸的多个隔离沟槽；

在所述多个隔离沟槽中掩埋绝缘层以形成隔离层；

在其中形成所述隔离层的第一所得结构上，形成在与所述第一方向相 交的第二方向上彼此平行延伸的多个浮置栅极掩模图案；

通过使用所述多个浮置栅极掩模图案作为蚀刻阻挡，蚀刻所述第一硬 掩模层以形成多个岛形浮置栅电极沟槽；和

在所述多个岛形浮置栅电极沟槽中掩埋导电层，以形成多个岛形浮置 栅电极。

2.根据权利要求1所述的方法，还包括在掩埋所述绝缘层之后：

使所述隔离层凹陷至一定厚度；和

在所述凹陷隔离层中掩埋第二硬掩模层。

3.根据权利要求2所述的方法，其中所述第二硬掩模层包括比所述第一 硬掩模层具有更高蚀刻选择性的材料。

4.根据权利要求2所述的方法，其中所述第二硬掩模层包括多晶硅。

5.根据权利要求2所述的方法，在掩埋所述导电层之后，还包括调节有 效场氧化物高度。

6.根据权利要求2所述的方法，在掩埋所述导电层之后，还包括：

在其中形成所述浮置栅电极的第二所得结构上形成电荷阻挡层；和

在所述电荷阻挡层上形成覆盖所述多个浮置栅电极并在所述第二方向 上延伸的控制栅电极。

7.根据权利要求2所述的方法，在蚀刻所述第一硬掩模层之后，还包括： 使在所述多个浮置栅电极沟槽下方的衬底凹陷一定深度，其中所述多个浮 置栅电极包括凹陷电极。

8.一种制造非易失性存储器件的方法，所述方法包括：

在衬底上形成第一硬掩模层；

在所述第一硬掩模层上形成第二硬掩模层，所述第二硬掩模层比所述 第一硬掩模层具有更高的蚀刻选择性；

蚀刻所述第二硬掩模层、所述第一硬掩模层和所述衬底，以形成在第 一方向上彼此平行延伸的多个隔离沟槽；

在所述多个隔离沟槽中掩埋绝缘层以形成隔离层；

在其中形成所述隔离层的第一所得结构上，形成在与所述第一方向相 交的第二方向上彼此平行延伸的多个浮置栅极掩模图案；

通过使用所述浮置栅极掩模图案作为第一蚀刻阻挡，蚀刻所述第二硬 掩模层和所述第一硬掩模层以形成多个岛形浮置栅电极沟槽；和

在所述多个岛形浮置栅电极沟槽中掩埋导电层，以形成多个岛形浮置 栅电极。

9.根据权利要求8所述的方法，其中所述第一硬掩模层包括氧化物层， 所述第二硬掩模层包括氮化物层。

10.根据权利要求9所述的方法，在掩埋所述绝缘层之后，还包括：

通过使用所述第二硬掩模层作为第二蚀刻阻挡，使所述隔离层凹陷一 定厚度；和

在所述凹陷隔离层中掩埋第三硬掩模层。

11.根据权利要求10所述的方法，其中所述多个浮置栅电极沟槽的形成是 在所述第一硬掩模层和所述第二硬掩模层的蚀刻选择性高于所述第三硬 掩模层的蚀刻选择性的条件下实施。

12.根据权利要求10所述的方法，其中所述第三硬掩模层包括多晶硅层。

13.根据权利要求9所述的方法，其中所述多个浮置栅电极的形成包括：

在其中形成所述多个浮置栅电极沟槽的第二所得结构上，形成用于所 述多个浮置栅电极的导电层；

通过使用所述第二硬掩模层作为第一蚀刻停止层，平坦化所述用于所 述多个浮置栅电极的导电层，直至暴露所述隔离层的表面；和

通过使用所述第二硬掩模层作为第三蚀刻阻挡，蚀刻所述平坦化导电 层直至暴露所述隔离层，从而形成所述多个浮置栅电极中的至少一个。

14.根据权利要求9所述的方法，在掩埋所述导电层之后，还包括调节有 效场氧化物高度。