[发明专利]制造非易失性存储器件的方法

说明书

相关申请

本申请要求2008年9月5日提交的韩国专利申请10-2008-0087741的 优先权，通过引用将其全部内容并入本文。

技术领域

本公开内容涉及制造半导体器件的方法，更具体涉及制造非易失性存 储器件的方法。

背景技术

即使当电源中断时非易失性存储器件也能够保持数据。通常，非易失 性存储器件包括栅极图案，各栅极图案均具有隧道隔离层、浮置栅电极、 电荷阻挡层和控制栅电极。非易失性存储器件通过使浮置栅电极充电/放 电来存储数据。以下将参考附图描述通常非易失性存储器件的结构及其问 题。

图1是通常浮置栅极型非易失性存储器件的布置图。

参考图1，在场区102中形成的线形隔离层限定有源区101。在衬底上 在第一方向A-A’上设置位线，在与第一方向A-A’交叉的第二方向B-B’上 设置字线。在第一方向A-A’上在有源区101的某一部分中形成隧道隔离层 和浮置栅电极，在第二方向B-B’上形成控制栅电极。

图2A～5B说明一种制造通常的浮置栅极型非易失性存储器的方法。 图2A、3A、4A和5A是沿着图1的方向A-A’截取的截面图，图2B、3B、 4B和5B是沿着图1的方向B-B’截取的截面图。

参考图2A和2B，在衬底200上形成隧道隔离层210。隧道隔离层210 根据电荷隧穿而用作能量势垒层，并由氧化物形成。

在隧道隔离层210上形成用于浮置栅电极的导电层220。电荷注入浮 置栅电极或从浮置栅电极排出。浮置栅电极由多晶硅形成。在用于浮置栅 电极的导电层220上形成硬掩模层230。硬掩模层230由氮化物形成。

在硬掩模层230上形成在第一方向上延伸的器件隔离掩模图案240， 并且通过使用器件隔离掩模图案240作为蚀刻阻挡来蚀刻硬掩模层230、 用于浮置栅电极的导电层220、隧道隔离层210和衬底200至一定厚度， 从而形成隔离沟槽。

参考图3A和3B，通过在隔离沟槽中掩埋氧化物层形成隔离层250。 因此，限定有源区和场区，并且在有源区中形成用于线型浮置栅电极的导 电图案220A。附图标记200A、210A和230A分别表示蚀刻后的衬底、蚀 刻后的隧道隔离层以及蚀刻后的硬掩模。

蚀刻隔离层250至一定厚度以调节其有效场氧化物高度(EFH)。有效 场氧化物高度表示从有源区中衬底200的表面至隔离层250的表面的高度 (W1)。调节的有效场氧化物高度增加了浮置栅电极接触将在后续工艺中 形成的电荷阻挡层的面积，并因此可提高非易失性存储器件的耦合比率。

参考图4A和4B，移除硬掩模图案230A以暴露用于浮置栅电极的导 电图案220A的表面，并且在所得结构上形成电荷阻挡层260。电荷阻挡层 260防止电荷传输通过浮置栅电极和向上移动。电荷阻挡层260包括其中 堆叠氧化物层、氮化物层和氧化物层的ONO层。

参考图5A和5B，在其中形成电荷阻挡层260(图4A和4B)的所得 结构上形成用于所述控制栅电极的导电层。在用于所述控制栅电极的导电 层上限定的控制栅电极区域被暴露，形成在第二方向上延伸的控制栅极掩 模图案(未显示)。

使用所述控制栅极掩模图案作为蚀刻阻挡，来蚀刻用于控制栅电极的 导电层、电荷阻挡层和用于浮置栅电极的导电图案220A，以由此形成包括 隧道介电图案210A、浮置栅电极220B、电荷阻挡层260A和控制栅电极 270的栅极图案。

在栅极图案形成期间，隧道介电图案210A可受到损伤。这可劣化非 易失性存储器件的数据保持特性和循环特性，以下将对此进行更详细的描 述。

根据制造非易失性存储器件的通常方法，在具有隧道隔离层210的所 得结构上形成的用于浮置栅电极的导电层220首先蚀刻成线型。在栅极图 案形成期间，对导电层220进行二次蚀刻以形成岛形浮置栅电极。因此， 在蚀刻用于控制栅电极的导电层270、电荷阻挡层260和用于浮置栅电极 的导电层220以形成栅极图案的工艺期间，隧道隔离层210可受到损伤。

同时，已经提出制造凹陷浮置栅电极，以避免存储器件由于集成密度 改善而导致其沟道长度减小所引起劣化。

然而，当形成这种凹陷浮置栅电极时，仅仅其沟道长度增加而其高度 保持相同，因此耦合比率降低。因而存储器件特性劣化。

发明内容