[发明专利]集成电路及其制作方法、固态存储器模块和计算机系统

权利要求书

1.一种集成电路，包括：

存储器单元区，所述存储器单元区具有多个存储器单元晶体管， 每个存储器单元晶体管包括：在衬底上形成的隧道阻障层、在所述隧 道阻障层上形成的电荷储存层、在所述电荷储存层上形成的阻挡层、 及在所述阻挡层上形成的其晶体管栅电极；

在所述存储器单元区中形成的第一槽隔离(TI)，用于隔离所述 存储器单元晶体管中的至少一个；

位于所述存储器单元区外部的外围区，包括低电压晶体管和高 电压晶体管，其中所述低电压晶体管(LVT)和所述高电压晶体管(HVT) 中的每一个包括隧道阻障层；

在所述外围区中形成的第二槽隔离(TI)，用于隔离所述低电压 晶体管中的至少一个；以及

在所述外围区中形成的第三槽隔离(TI)，用于隔离所述高电压 晶体管中的至少一个，

其中每个存储器单元晶体管和所述低电压晶体管的隧道阻障层 是三层，所述三层包括第一电介质层、堆叠在所述第一电介质层上的 第二电介质层以及在所述第一电介质层和所述衬底之间的第三电介 质层；并且

其中所述高电压晶体管进一步包括在衬底上形成的第一氧化物 层，并且所述高电压晶体管的隧道阻障层包括堆叠在所述第一氧化物 层上的所述第一电介质层以及堆叠在所述第一电介质层上的所述第 二电介质层，所述高电压晶体管的第一氧化物层的厚度大于所述高电 压晶体管的隧道阻障层的厚度。

2.如权利要求1所述的集成电路，其中在所述存储器单元区中 的所述第一槽隔离上形成所述隧道阻障层。

3.如权利要求2所述的集成电路，其中在所述多个存储器单元 晶体管中以及在所述存储器单元区中的所述第一槽隔离TI上连续形 成所述隧道阻障层。

4.如权利要求1所述的集成电路，其中在所述外围区中的所述 第二槽隔离TI上以及所述第三槽隔离TI上形成所述隧道阻障层。

5.如权利要求1所述的集成电路，其中不在所述外围区中的所 述第二槽隔离TI上形成所述隧道阻障层并且不在所述外围区中的所 述第三槽隔离TI上形成所述隧道阻障层。

6.如权利要求5所述的集成电路，其中所述第一槽隔离(TI)、 所述第二槽隔离(TI)和所述第三槽隔离(TI)中的至少一个包括与所 述隧道阻障层的所述第二电介质层相同的电介质材料。

7.如权利要求5所述的集成电路，其中不在所述存储器单元区 中的所述第一槽隔离TI上形成所述隧道阻障层。

8.如权利要求1所述的集成电路，其中所述隧道阻障层的所述 第一电介质层具有比所述隧道阻障层的所述第二电介质层高的K。

9.如权利要求1所述的集成电路，其中所述隧道阻障层的所述 第一电介质层包括来自下述组中的选择，该组由SiON、SiN、Al2O3、 HfO2、HfSiON和ZrO2组成。

10.如权利要求1所述的集成电路，其中所述存储器单元晶体 管、所述低电压晶体管和所述高电压晶体管中的每一个均为具有晶体 管栅极的场效应晶体管(FET)。

11.如权利要求1所述的集成电路，其中所述电荷储存层包括 所述存储器单元晶体管的浮置栅极。

12.如权利要求1所述的集成电路，其中所述存储器单元区中 的所述第一槽隔离TI包括氧化物，并且在所述存储器单元区中的所 述第一槽隔离TI上形成所述隧道阻障层。

13.如权利要求12所述的集成电路，其中所述外围区中的所述 第三槽隔离TI包括氧化物，并且在所述外围区中的所述第三槽隔离 TI上形成所述隧道阻障层。

14.如权利要求1所述的集成电路，其中第一存储器单元晶体 管和第二存储器单元晶体管被形成为NAND型串，其中在所述存储器 单元区中形成的所述第一槽隔离(TI)隔离包括所述第一存储器单元 晶体管和第二存储器单元晶体管的串。

15.如权利要求14所述的集成电路，其中所述串中的所述第一 存储器单元晶体管的所述储存层和阻挡层被构图为与所述串中的所 述第二存储器单元晶体管的所述储存层和阻挡层断开连接。