[发明专利]集成电路及其制作方法、固态存储器模块和计算机系统

说明书

相关申请的交叉引用

本申请在35USC§119条款下要求在2008年6月23日在韩国知 识产权办公室(KIPO)提交的韩国专利申请No.10-2008-59077的优先 权，其公开内容在此处通过引用整体并入。

技术领域

本发明通常涉及闪速存储器装置，并且更具体地，涉及一种形成 闪速存储器单元和具有浅槽隔离(STI)的闪速存储器装置的外围电路的 方法以及使得产生的闪速存储器装置。

背景技术

非易失性存储器装置，诸如闪速存储器装置，可被提供为NOR型 构造或者NAND型构造。NAND型非易失性半导体存储器装置具有串 联连接在一起的多个电可重写非易失性存储器单元。

两种类型的非易失性存储器单元是浮置栅极型存储器单元和浮置 陷阱(floating trap)(电荷陷阱)型存储器单元。浮置栅极型存储器装置可 以包括控制栅极和传导浮置栅极，该传导浮置栅极通过绝缘层与衬底 中形成的场效应晶体管(FET)沟道隔离。通过在传导浮置栅极上将电荷 储存为自由载流子，可以对浮置栅极型存储器装置编程。

在美国专利No.20060198190、No.20060202262、No.20060202252 中描述了电荷陷阱型多隧道阻障，其公开内容在此处通过引用共同并 入。在美国专利No.6,784,484和No.7,026,686中描述了浮置栅极型多 隧道阻障，其公开内容在此处通过引用共同并入。

浮置陷阱(电荷陷阱)型存储器装置可以包括在栅电极和衬底中形 成的场效应晶体管(FET)沟道之间的非传导电荷储存层。通过将电荷储 存在非传导电荷储存层中的陷阱中可以对浮置陷阱型存储器装置编 程。

浮置栅极型存储器单元与标准的MOSFET晶体管相似，不同之处 在于其具有两个栅极而非一个栅极。一个栅极是如其他MOSFET晶体 管中的控制栅极(CG)，但是第二栅极是周围由氧化物绝缘体绝缘的浮 置栅极(FG)。浮置栅极(FG)位于控制栅极(CG)和衬底之间。由于FG被 其绝缘氧化物层隔离，因此置于FG上的任何电子在FG上被俘获并且 因此存储信息。

当电子在FG上被俘获时，它们修改(部分地抵偿)来自CG的电场， 这修改了单元的阈值电压(Vt)。因此，当通过将特定的电压施加在控制 栅极(CG)上来“读取”单元时，依赖于单元的阈值电压(Vt)，电流将在 单元的源极和漏极连接之间流动或不流动。该电流的存在或不存在被 感测并且被译为1和0，这重现了所存储的数据。

传统的浮置陷阱型单元存储器装置可以包括SONOS(硅-氧化物- 氮化物-氧化物-半导体)结构(层)。一种非常基本类型的SONOS器件可 以包括在电介质层上形成的多晶体硅(“多晶硅”，poly-Si)栅极，该电 介质层包括夹在氧化硅层之间的氮化硅层。

浮置陷阱型非易失性存储器装置使用陷阱能级，诸如在氮化硅层 中找到的陷阱能级，用于存储器操作。在将正电压施加在栅电极上时， 经由隧穿绝缘层来隧穿电子以使电子在电荷储存层中被俘获。随着电 子在电荷储存层中积聚，存储器装置的阈值电压增加，并且存储器装 置被编程。相反地，在将负电压施加到栅电极时，俘获的电子经由隧 穿绝缘层被泄放到半导体衬底。同时，空穴通过隧穿绝缘层被俘获。 因此，单元存储器装置的阈值电压降低，并且存储器装置被擦除。

闪速存储器装置可以具有三种类型的晶体管，它们是：存储器单 元晶体管(实现非易失性数据存储的存储器单元)；低电压晶体管；和高 电压晶体管。浅槽隔离(STI)，其还被称为“箱式隔离技术”(box isolation technique)，是一种防止相邻半导体器件部件之间的电流泄漏的集成电 路特征。STI通常在250纳米和更小的CMOS工艺技术节点上使用。 STI典型地在形成晶体管之前，在半导体器件制造工艺的过程中早期创 建。STI工艺的关键步骤包括在硅衬底中刻蚀槽图案，淀积一种或多种 电介质材料(诸如二氧化硅)以填充槽，并且使用诸如化学机械平坦化 (CMP)的技术来移除多余的电介质材料。

发明内容