[发明专利]检测结构与线上晶片监测方法

说明书

技术领域

本发明涉及一种检测结构与线上晶片监测方法，且特别是涉及一种用于电子束检测(electron beam inspection，EBI)系统的检测结构与线上晶片监测方法。

背景技术

随着半导体工艺技术的快速发展，对于电路和元件集成度的要求也日渐提升，而于工艺中所产生的极微小的缺陷就成为影响集成电路品质的关键。现今元件在极为紧密的设计下，各元件掺杂区上的接触窗与栅极字线之间距离也相对降低许多。若在工艺中发生如光刻工艺的对准失误(mis-alignment)等误差，会造成接触窗形成的位置有些许偏差，极容易因此引发掺杂区接触窗插塞与多晶硅栅极之间的短路。近年来，用来检测工艺中所产生缺陷的缺陷检测，已成为工艺中的不可或缺的标准步骤。举例来说，电子束检测(EBI)系统即是用来检测元件的电路状况。

图1是以电子束检测系统对已知的NMOS元件进行检测的俯视示意图。一般而言，在电子束检测系统所呈现的影像中，P型掺杂区上的接触窗插塞会以亮点(bright)显示，N型掺杂区上的接触窗插塞则会以暗点(dark)显示。以PMOS为例，掺杂区接触窗插塞与多晶硅间的短路可以很容易从亮点来判断。然而，如图1所示，在NMOS中，N型掺杂区104上的接触窗插塞108、108’与栅极102上的接触窗插塞106则由于同为暗点。即使接触窗插塞108’与栅极102相接触产生短路，接触窗插塞108’仍呈现出暗点。因此无法通过电子束检测系统来判断掺杂区上的接触窗插塞108是否与多晶硅栅极102产生短路。

发明内容

有鉴于此，本发明提供一种线上晶片监测方法，可以利用电子束检测系统进行即时检测，以检视元件的电路缺陷。

本发明另提供一种检测结构，可以在一般元件工艺中同时形成。

本发明提出一种线上晶片监测方法。首先，提供晶片。接着，在晶片上形成至少一个检测结构。形成检测结构的步骤是先于晶片中形成分开配置的N型井区与P型井区，再分别于N型井区上与P型井区上形成栅极，接着分别于各栅极两侧的N型井区中与P型井区中形成P型掺杂区，随之再于各P型掺杂区上形成第一接触窗插塞，且于各栅极上形成第二接触窗插塞。之后，利用电子束检测(EBI)系统进行缺陷检测，通过观测第二接触窗插塞以判断第一接触窗插塞与栅极是否发生短路。

在本发明的实施例中，还包括于晶片上形成至少一个元件结构。检测结构与元件结构例如是同时形成。元件结构可以包括互补式金属氧化物半导体。

在本发明的实施例中，上述的检测结构形成于晶片的切割道，例如是形成于曝光区(shot)与曝光区之间的切割道，或是形成于管芯(die)与管芯之间的切割道。

在本发明的实施例中，上述的检测结构形成于曝光区角落的测试键上。

在本发明的实施例中，上述的检测结构形成于晶片的曝光区中。

在本发明的实施例中，上述的检测结构形成于晶片的管芯中。

在本发明的实施例中，上述的晶片仅包括检测结构。

在本发明的实施例中，在利用上述的电子束检测系统进行缺陷检测的步骤中，当第二接触窗插塞呈现亮点时，第一接触窗插塞与栅极发生短路。

本发明提出一种检测结构，其配置于晶片上且适于以电子束检测系统进行检测。检测结构包括分开配置的第一区域与第二区域。第一区域包括P型井区、第一栅极、第一P型掺杂区、两个第一接触窗插塞。P型井区配置于晶片中。第一栅极配置于P型井区上。第一P型掺杂区配置于第一栅极两侧的P型井区中。第一接触窗插塞分别配置于第一P型掺杂区上与第一栅极上。第二区域包括N型井区、第二栅极、第二P型掺杂区、两个第二接触窗插塞。N型井区配置于晶片中。第二栅极配置于N型井区上。第二P型掺杂区配置于第二栅极两侧的N型井区中。第二接触窗插塞分别配置于第二P型掺杂区上与第二栅极上。

在本发明的实施例中，上述的第一区域的图案密度大于第二区域的图案密度。

在本发明的实施例中，上述的检测结构位于晶片的切割道，例如是位于曝光区与曝光区之间的切割道，或是位于管芯与管芯之间的切割道。

在本发明的实施例中，上述的检测结构位于曝光区角落的测试键上。

在本发明的实施例中，上述的检测结构位于晶片的曝光区中。

在本发明的实施例中，上述的检测结构位于晶片的管芯中。

在本发明的实施例中，上述的晶片上仅包括检测结构。

本发明的线上晶片监测方法在形成检测结构的接触窗插塞之后，使用电子束检测系统进行检测，因此可以在线上作即时的缺陷分析，而不需将晶片取出。