[发明专利]半导体存储装置及其制造方法

说明书

本申请是下述申请的分案申请，申请号：200610067668.3，发明名称：半导体存储装置及其制造方法，申请日：2006年3月23日。

技术领域

本发明涉及半导体存储装置及其制造方法。

背景技术

一般地，人们所熟知的半导体集成电路装置(半导体存储装置)具有形成多个存储单元晶体管的存储单元区域和形成多个外围电路晶体管的外围电路区域(参照特开2004-228571号公报)。例如，在特开2003-309193号公报中记载了在半导体衬底上具有存储单元晶体管和其存取电路的半导体集成电路装置。

该半导体集成电路装置在半导体衬底的主表面上具有存储单元区域和外围区域，在存储单元区域上形成了多个存储单元晶体管。此外，在外围区域形成电源电压系统MOS晶体管和高耐压NMOS晶体管等外围电路晶体管。在制造这样构成的半导体集成电路装置时，形成存储单元晶体管之后，形成外围电路晶体管。这样，在现有技术的半导体外围电路装置的制造方法中，形成存储单元晶体管和外围电路晶体管的步骤为完全不同的两个步骤。

但是，在特开2003-309193号公报中记载的半导体集成电路装置的制造方法中，因为形成存储单元晶体管的步骤和形成外围电路晶体管的步骤为完全不同的两个步骤，故存在总步骤数长、成本高的问题。

发明内容

本发明是鉴于上述课题而进行的，其目的在于减少半导体集成电路装置(半导体存储装置)的总步骤数，并降低成本。

本发明的半导体存储装置的制造方法是这样一种半导体存储装置的制造方法，该半导体存储装置具有：形成存储单元晶体管的存储单元区域、和形成进行存储单元晶体管的动作控制的外围电路的外围电路区域，其中，具有如下步骤：在半导体衬底的主表面上形成第1绝缘膜；在第1绝缘膜上形成第1导电膜；对第1导电膜进行构图，形成导电图形，该导电图形是形成为存储单元晶体管源区的区域被开口的图形；将第1导电图形作为掩模，形成存储单元晶体管的源区；以覆盖导电图形的方式形成第2绝缘膜；在第2绝缘膜上形成第2导电膜；对第2绝缘膜、第2导电膜进行刻蚀，形成存储单元晶体管的存储器栅极；对导电图形进行构图，形成存储单元晶体管的栅极和形成在外围电路区域的晶体管的栅极；形成存储单元晶体管的漏区、以及形成在外围电路区域的晶体管的源区和漏区。

本发明的半导体存储装置具有：半导体衬底；在半导体衬底的上表面上选择性地形成的隔离区域；由隔离区域规定的、经由该隔离区域相邻的第1、第2区域；形成在第1区域上的第1杂质区域；形成在第1区域上的第2杂质区域；形成在第2区域上的第3杂质区域；形成在第2区域上的第4杂质区域；形成在第1杂质区域和第2杂质区域之间的第1沟道区域；形成在第3杂质区域和第4杂质区域之间的第2沟道区域；在第1沟道区域所在的半导体衬底的主表面中的、位于第1杂质区域侧的主表面上经由第1绝缘膜所形成的第1栅极；第1沟道区域所在的半导体衬底的主表面中的、位于第2杂质区域侧的主表面上经由可蓄积电荷的第2绝缘膜而形成的第2栅极；第2沟道区域所在的半导体衬底的主表面中的、位于第3杂质区域侧的主表面上经由第3绝缘膜而形成的第3栅极；第2沟道区域所在的半导体衬底的主表面中的、位于第4杂质区域侧的主表面上经由可蓄积电荷的第4绝缘膜而形成的第4栅极；形成在位于第1区域和第2区域之间的隔离区域上的、连接形成在第1区域上的第2栅极和形成在第2区域上的第3栅极的第1连接部；形成在第1连接部之间的第2连接部，第2连接部包含第1导电膜和通过第5绝缘膜在第1导电膜的周围形成的第2导电膜。

另一方面，本发明的半导体存储装置具有：半导体衬底；在半导体衬底上选择性地形成的隔离区域；在半导体衬底的主表面上由隔离区域规定的活性区域；在活性区域上形成的第1杂质区域；在活性区域上形成的第2杂质区域；在位于第1杂质区域和第2杂质区域之间的半导体衬底的主表面上形成的沟道区域；在沟道区域的上表面中的、第1杂质区域侧的上表面上经由第1绝缘膜而形成的环状的第1栅极；在位于第2杂质区域的第1栅极的侧面上形成的凹部；在沟道区域的上表面中的、第2杂质区域的上表面上通过可蓄积电荷的第2绝缘膜而形成的、形成在第1栅极的侧面上的环状的第2栅极；与第2栅极连接的、形成在凹部内的连接部；与连接部连接的、可对第2栅极施加电压的电压施加部。