[发明专利]半导体器件及其制造方法无效
| 申请号： | 200910151047.7 | 申请日： | 2009-07-07 |
| 公开（公告）号： | CN101656227A | 公开（公告）日： | 2010-02-24 |
| 发明（设计）人： | 石桥真人;堀田胜之;山下朋弘;角村贵昭;黑井隆 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H01L21/765 | 分类号： | H01L21/765;H01L21/316;H01L27/04 |
| 代理公司： | 北京市金杜律师事务所 | 代理人： | 王茂华;陈宇萱 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件的制造方法，包括步骤：
在半导体衬底的主表面中生成沟槽；
氧化所述沟槽的壁表面，从而在所述壁表面上形成第一氧化物膜；
形成嵌入的导电膜，从而使其嵌入在所述沟槽中，所述沟槽的壁表面被所述第一氧化物膜所覆盖；
在包含活性氧化物质的气氛中氧化所述嵌入的导电膜，从而形成第二氧化物膜；
在所述第二氧化物膜上方形成第三氧化物膜。
2.根据权利要求1所述的半导体器件的制造方法，其中，通过在包含活性氧化物质的气氛中氧化所述沟槽的壁表面，形成所述第一氧化物膜。
3.一种半导体器件的制造方法，包括步骤：
在半导体衬底的主表面中生成沟槽；
氧化壁表面，从而在所述沟槽的壁表面上形成第一氧化物膜；
形成嵌入的导电膜，从而使其嵌入在所述沟槽中，所述沟槽的壁表面被所述第一氧化物膜所覆盖；以及
在所述嵌入的导电膜上方形成具有张应力的第三氧化物膜。
4.根据权利要求1所述的半导体器件的制造方法，其中，所述第三氧化物膜通过负压化学气相沉积方法和涂敷方法中的一种方法形成。
5.一种半导体器件，包括：
半导体衬底，其具有包括沟槽的主表面；
第一氧化物膜，其覆盖所述沟槽的壁表面；
嵌入的导电膜，其嵌入在所述沟槽中，所述沟槽的壁表面被所述第一氧化物膜所覆盖，并且所述嵌入的导电膜的上端位于所述主表面的下方；
第二氧化物膜，其形成为接触所述嵌入的导电膜的上表面；
第三氧化物膜，其选择性地形成以接触所述第二氧化物膜的上表面并且进一步具有密度不高于所述第二氧化物膜的膜质量。
6.根据权利要求5所述的半导体器件，其中，所述第二氧化物膜和所述第三氧化物膜之间的接口位于所述主表面的下面。
7.根据权利要求5所述的半导体器件，还包括场效应晶体管，其具有形成在所述半导体衬底的主表面中的一对杂质区域，
其中，所述嵌入的导电膜的上端位于每个所述杂质区域的下端的上方。
8.根据权利要求5所述的半导体器件，其中，所述第一氧化物膜具有锥形区域，所述锥形区域的宽度从其连接到所述第二氧化物膜的部分到下端越来越小。
9.一种半导体器件，包括：
半导体衬底，其具有包括沟槽的主表面；
第一绝缘膜，其覆盖所述沟槽的壁表面；
嵌入的导电膜，其嵌入在所述沟槽中，其中，所述沟槽的壁表面被所述第一绝缘膜所覆盖；以及
第二绝缘膜，其形成在所述嵌入的导电膜上方并且形成为向所述半导体衬底提供张应力。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910151047.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：运动图像编码方法及运动图像解码方法
- 下一篇：汽车防盗系统及其防盗方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
