[发明专利]非易失性存储器控制方法及半导体装置

说明书

技术领域

本发明涉及非易失性存储器中的刷新控制技术，例如涉及适用于 具备非易失性存储器的微计算机的有效技术。

背景技术

随着对大容量的存储器期望的提高，非易失性存储器使用得越来 越广泛。作为阻碍非易失性存储器的大容量化的要因，是芯片面积的 增大导致的芯片成本的增大。为了缩小非易失性存储器中的芯片面 积，提出了以1比特/1晶体管构成的Single MONOS(Metal Oxide Nitride Oxide Semiconductor)存储器(例如参照专利文献1)。

【专利文献1】日本特开2006-185530号公报

以1比特/1晶体管构成的Single MONOS存储器中，通过对记忆 门MG、阱区、源极(S)及漏极(D)施加专利文献1的图1A-图1D 所示的规定电压，可以对选择的比特进行删除、写入及读出。另外， 该场合，为了防止未选择的比特(非选择比特)的误动作，必须对非 选择比特施加阻止电压。但是，本申请发明者对此研究时，通过上述 阻止电压的施加，在删除、写入及读出时非选择比特成为弱的删除状 态或写入状态，由此产生存储单元的阈值(Vth)变动的现象(称为 干扰)。作为干扰的对策，考虑在每次写入或每次读出或每次删除时， 进行基于再写入的刷新。但是，若每次写入或每次读出或每次删除时 都进行刷新，有该刷新动作导致各页面的写入次数不期望地增大的问 题。

发明内容

本发明的目的是提供在非易失性存储器中，在不会不期望地增大 写入次数的情况下使阈值返回变动前的状态的技术。

本发明的上述以及其他目的和新特征通过本说明书的记述及附 图将变得清楚。

本申请中公开的发明的代表实施方式简单说明如下。

即，在包括非易失性存储器、随机数发生器和可存取上述非易失 性存储器的控制器的系统中，每次对上述非易失性存储器进行存取 时，根据上述随机数发生器发生的随机数，由上述控制器确定刷新对 象区。然后使上述控制器执行对上述刷新对象区进行再写入的刷新控 制。通过这样的刷新控制，在不会不期望地增大写入次数的情况下可 使阈值返回变动前的状态。

另外，管理上述非易失性存储器中的全部存取对象区的存取次数 的合计值和刷新对象区，每次对上述非易失性存储器的存取发生时， 使上述控制器更新对上述非易失性存储器的存取次数的合计值，根据 该更新结果执行对上述刷新对象区进行再写入的刷新控制。从而，可 以对非易失性存储器中的存取对象区进行均匀的刷新。通过该刷新， 可以使存储单元的阈值返回变动前的状态。

本申请中公开的发明的代表实施方式获得的效果简单说明如下。