[发明专利]分频器电路及其方法与应用其的栅极驱动器

权利要求书

1.一种栅极驱动器，用于响应于原始时钟信号及输入触发信号来经过多个通道产生多个栅极信号，所述栅极驱动器包括：

分频器电路，包括：

重置单元，响应于系统重置信号的致能位准为致能，以响应于所述输入触发信号转态为致能的第一驱动缘设定内部重置信号为致能位准；及

分频单元，响应于所述内部重置信号的致能位准为致能，以响应于所述原始时钟信号转态为致能的第二驱动缘对反馈信号进行取样，以决定分频时钟信号；以及

移位缓存器电路，用于响应于所述分频时钟信号及所述输入触发信号产生所述多个栅极信号。

2.根据权利要求1所示的栅极驱动器，其中所述重置单元包括：

正反器电路，响应于所述系统重置信号的致能位准为致能，以响应于所述输入触发信号的上升缘对参考电压进行取样，以产生所述内部重置信号，所述正反器电路进一步用于响应于所述系统重置信号的非致能位准重置所述内部重置信号为非致能位准。

3.根据权利要求1所述的栅极驱动器，其中所述分频单元包括：

正反器电路，响应于所述内部重置信号的致能位准为致能，以响应于所述原始时钟信号的上升缘对所述输入电压进行取样，以产生所述分频时钟信号，所述正反器电路进一步用于响应于所述内部重置信号的非致能位准重置所述分频时钟信号为非致能位准；及

反相器，用于对所述分频时钟信号进行反相操作。

4.根据权利要求1所述的栅极驱动器，其中所述分频器电路进一步包括：

逻辑运算电路，用于根据第一控制信号及电源起始重置信号运算产生所述系统重置信号。

5.根据权利要求4所述的栅极驱动器，其中：

所述第一控制信号为输出触发信号；

所述逻辑运算电路包括：

延迟电路，用于将第二控制信号延迟一段延迟时间后输出，所述第二控制信号相关于所述第一控制信号；及

与门，用于响应于所述第二控制信号及所述电源起始重置信号运算产生所述系统重置信号。

6.根据权利要求4所述的栅极驱动器，其中：

所述第一控制信号为栅极信号；

所述逻辑运算电路包括：

延迟电路，用于将第二控制信号延迟一段延迟时间后输出，所述第二控制信号相关于所述第一控制信号；及

与门，用于响应于所述第二控制信号及所述电源起始重置信号运算产生所述系统重置信号。

7.一种分频器电路，用于根据原始时钟信号产生分频时钟信号，所述分频器电路包括：

重置单元，响应于系统重置信号的致能位准为致能，以响应于所述输入触发信号转态为致能的第一驱动缘设定内部重置信号为致能位准：以及

分频单元，响应于所述内部重置信号的致能位准为致能，以响应于所述原始时钟信号转态为致能的第二驱动缘对反馈信号进行取样，以决定分频时钟信号。

8.根据权利要求7所示的分频器电路，其中所述重置单元包括：

正反器电路，响应于所述系统重置信号的致能位准为致能，以响应于所述输入触发信号的上升缘对参考电压进行取样，以产生所述内部重置信号，所述正反器电路进一步用于响应于所述系统重置信号的非致能位准重置所述内部重置信号为非致能位准。

9.根据权利要求7所述的分频器电路，其中所述分频单元包括：

正反器电路，响应于所述内部重置信号的致能位准为致能，以响应于所述原始时钟信号的上升缘对所述输入电压进行取样，以产生所述分频时钟信号，所述正反器电路进一步用于响应于所述内部重置信号的非致能位准重置所述分频时钟信号为非致能位准；及

反相器，用于对所述分频时钟信号进行反相操作。

10.一种信号控制方法，用于产生分频时钟信号，所述信号控制方法包括：

响应于输入触发信号转态为致能的第一驱动缘对参考电压进行取样，以设定内部重置信号为致能位准：

对所述分频时钟信号进行反相操作以提供反馈信号；以及

响应于所述内部重置信号的致能位准致能分频器电路，使所述分频器电路响应于原始时钟信号转态为致能的第二驱动缘对所述反馈信号进行取样，以决定所述分频时钟信号。