[发明专利]半导体器件及其制造方法

权利要求书

1.一种用于制造半导体器件的方法，包括：

在基板之上形成半导体膜；

在半导体膜上形成栅极绝缘膜；

在栅极绝缘膜上形成栅电极；

从相对于基板表面倾斜的一个方向将杂质元素掺杂到部分半导体 膜中，由此在半导体膜中形成第一区，将杂质元素掺杂到其中的第二 区，将杂质元素掺杂到其中的第三区，将杂质元素掺杂到其中的第四 区，以及将杂质元素掺杂到其中的第五区，

其中第一区与所述栅电极交迭，第二区和第三区与所述栅电极交 迭，以及第四区和第五区不与所述栅电极交迭，以及

其中从第四区通过第二区到第一区的方向与所述一个方向一致。

2.一种用于制造半导体器件的方法，包括：

在基板之上形成第一半导体膜和第二半导体膜；

在第一半导体膜之上形成第一栅电极并且在第二半导体膜之上形 成第二栅电极；

从相对于基板表面倾斜的一个方向将杂质元素掺杂到部分第一半 导体膜和部分第二半导体膜中，由此在第一半导体膜中形成第一区， 将杂质元素掺杂到其中的第二区，将杂质元素掺杂到其中的第三区， 将杂质元素掺杂到其中的第四区，以及将杂质元素掺杂到其中的第五 区，且由此在第二半导体膜中形成第六区，将杂质元素掺杂到其中的 第七区，以及将杂质元素掺杂到其中的第八区，

其中第一区与第一栅电极交迭，第六区与第二栅电极交迭，第二 区和第三区与第一栅电极交迭，第四区和第五区不与第一栅电极交迭， 以及第七区和第八区不与第二栅电极交迭，

其中从第四区通过第二区到第一区的方向与所述一个方向一致， 以及

其中第六区与第七区和第八区沿着所述一个方向接触。

3.一种用于制造半导体器件的方法，包括：

在基板之上形成第一半导体膜和第二半导体膜；

在第一半导体膜之上形成第一栅电极并且在第二半导体膜之上形 成第二栅电极；

形成抗蚀剂掩模以便覆盖第二栅电极；

从相对于基板表面倾斜的一个方向将杂质元素掺杂到部分第一半 导体膜和部分第二半导体膜中，由此在第一半导体膜中形成第一区， 将杂质元素掺杂到其中的第二区，将杂质元素掺杂到其中的第三区， 将杂质元素掺杂到其中的第四区，以及将杂质元素掺杂到其中的第五 区，且由此在第二半导体膜中形成第六区，将杂质元素掺杂到其中的 第七区，以及将杂质元素掺杂到其中的第八区，

其中第一区与第一栅电极交迭，第六区与第二栅电极交迭，第二 区和第三区与第一栅电极交迭，第四区和第五区不与第一栅电极交迭， 以及第七区和第八区不与第二栅电极交迭，

其中从第四区通过第二区到第一区的方向与所述一个方向一致， 以及

其中第六区与第七区和第八区沿着所述一个方向接触。

4.一种用于制造半导体器件的方法，包括：

在基板之上形成第一半导体膜和第二半导体膜；

在第一半导体膜之上形成第一栅电极并且在第二半导体膜之上形 成第二栅电极；

从相对于基板表面倾斜的一个方向将杂质元素掺杂到部分第一半 导体膜和部分第二半导体膜中，由此在第一半导体膜中形成第一区， 将杂质元素掺杂到其中的第二区，将杂质元素掺杂到其中的第三区， 将杂质元素掺杂到其中的第四区，以及将杂质元素掺杂到其中的第五 区，且由此在第二半导体膜中形成第六区，第七区，第八区，将杂质 元素掺杂到其中的第九区，以及将杂质元素掺杂到其中的第十区，

其中第一区与第一栅电极交迭，第六区与第二栅电极交迭，第二 区和第三区与第一栅电极交迭，第四区和第五区不与第一栅电极交迭， 第七区和第八区不与第二栅电极交迭，以及第九区和第十区不与第二 栅电极交迭，

其中从第四区通过第二区到第一区的方向与所述一个方向一致， 以及

其中从第九区通过第七区到第六区的方向与所述一个方向相反。