[发明专利]半导体器件及其制造方法有效
申请号: | 200910151665.1 | 申请日: | 2004-07-23 |
公开(公告)号: | CN101635261A | 公开(公告)日: | 2010-01-27 |
发明(设计)人: | 关口庆一;肥塚纯一;荒井康行;山崎舜平 | 申请(专利权)人: | 株式会社半导体能源研究所 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/265;H01L21/82;H01L21/50;H01L29/786 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 朱海煜;李家麟 |
地址: | 日本神奈*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
技术领域
本发明涉及一种用于制造晶体管,特别是具有LDD区的薄膜晶体 管的方法,并且还涉及一种利用该制造方法的半导体器件。
背景技术
由于随着分辨率变得更高,用于安装需要的像素部分的外围区域 (框架区域)在基板中占用了更多面积,因此不能容易地使通过利用 廉价的玻璃基板形成的半导体显示器件小型化。因此,认为在玻璃基 板上安装通过使用单晶硅晶片形成的集成电路的方法存在限制。为此, 现在关注于提供有像素部分的玻璃基板之上整体地形成包含驱动器电 路的集成电路的技术,即称作板上系统(System On Panel)。
然而,形成于玻璃基板之上的集成电路具有比形成于单晶硅晶片 之上的集成电的更低的集成度。因此,一个重要的目的是使在实际应 用将半导体元件小型化。根据半导体元件的小型化,形成于玻璃基板 之上的集成电路可以高度集成,由此促使半导体显示器件小型化、重 量减轻、而且低功耗和高速。另外,根据半导体元件以及集成电路的 小型化,在像素部分中也可以实现高的清晰度。
在像素部分中使用非晶半导体膜提供有薄膜晶体管(TFT)的半导 体显示器件,具有高生产量和低成本的优点。然而,使用非晶半导体 膜的TFT具有低迁移率的缺点。因此,认为使用非晶半导体膜的薄膜 晶体管不适合于需要高速操作的驱动器电路,例如用于选择像素的扫 描线驱动器电路或用于给选择的像素提供视频信号的信号线驱动器电 路。因此,通常采用其中通过利用单晶硅晶片包含驱动器电路来制造 IC芯片,以及通过TAB(带式自动键合)或COG(玻璃上芯片)在像素 部分的外围区域上安装IC芯片的模式。
然而,硅晶片的单位成本高于玻璃基板的单位成本,且硅晶片不 适合于提供廉价的IC芯片。使用非晶半导体膜的半导体显示器件的低 成本优点的特性不能被充分地利用。市场上相对大量出售的硅晶片的 尺寸直径上约不大于12英寸。尽管大于12英寸尺寸的硅晶片也在市 场上出售,但是每单位面积的成本还随着它的尺寸增加而增加。因此, 为了通过增加从一个基板获得的IC芯片的数量而提高产量,不得不牺 牲成本。
因此,在以下的参考文献(参考文献1:日本专利申请特开 No.7-014880,和参考文献2:日本专利申请特开No.11-160734)中公 开了在玻璃基板之上形成驱动器电路、分成条并安装在其上形成有像 素部分的基板上的技术。
如在参考文献1和2中所公开的,通过使用由与其上形成像素部 分的基板(下文中,称作元件基板)相同材料制成的基板、形成驱动 器电路并安装于元件基板上,可以降低端子接触部分中由热膨胀系数 差异导致的缺陷发生率。因此,可以提高成品率。另外,通过在玻璃 基板之上形成驱动器电路,可以降低作为整体的半导体显示器件的成 本。
同时,由于随着像素部分的分辨力变得更高,用于安装需要的像 素部分的外围区域(框架区域)在基板中占用了更多面积,因此不能 容易地使半导体显示器件小型化。因此,安装于其上形成有像素部分 的基板上的IC芯片优选较小。然而,玻璃基板之上形成的集成电路具 有比单晶硅晶片之上形成的集成电路的集成度更低的集成度。因此, 在提高半导体显示器件的小型化和集成电路的高集成度方面,一个重 要的目的是使形成于玻璃基板之上的半导体元件小型化。根据半导体 元件的小型化,当形成于玻璃基板之上的集成电路可以高度集成时, 可以增强半导体显示器件的小型化、重量减轻、而且低功耗和高速化。
然而,作为半导体元件之一的TFT的小型化涉及由热载流子效应 引起的可靠性下降的问题。因此,采用LDD(轻掺杂漏极)结构作为控 制热载流子效应的方法。LDD结构是其中在源/漏区和沟道形成区之间 提供具有比源/漏区的杂质浓度更低的杂质浓度的LDD区域的结构。特 别地,公知的是,具有其中LDD区域与其间具有栅极绝缘膜的栅电极 相交迭的结构(GOLD结构,栅极交迭轻掺杂漏极结构)的情况,通过 减轻漏极附近的高电场,可以有效地防止热载流子效应,且可以提高 可靠性。在本说明书中,将其中LDD区域与其间具有栅极绝缘膜的栅 电极交迭的区域称作Lov区域,而将其中LDD区域不与栅电极交迭的 区域称作Loff区域。
在以下参考文献中公开了通过使用GOLD结构可以防止晶体管的退 化(参考文献3:日本专利申请特开No.8-153875)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社半导体能源研究所,未经株式会社半导体能源研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910151665.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:制造半导体模块的方法
- 下一篇:显示器件及其驱动方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造