[发明专利]引线框架、引线框架型封装及引脚列

说明书

技术领域

本发明涉及一种半导体集成电路芯片封装技术，且特别是涉及一种引线框架型封装技术。

背景技术

就引线框架型封装而言，通常利用多重导线结构来对电源网路(powernet)产生低电感引脚。由于低电感可减低电源弹跳(power bounce)，故可降低经过或起源于电源网路的噪声耦合(noise coupling)。

图1绘示一种传统应用于引线框架型封装中的电源网路的三重导线结构。请参考图1，分别接合至三个芯片接垫10的三条导线20接合在同一引脚30来产生并联效果(parallel effect)，以降低寄生电感(parasitic inductance)。对于某些需要更小电感的设计，可能会在类似的结构中寻找到四条或更多条的导线20。

水平长度1毫米的小截面金导线粗估可造成1奈亨利(nH)的电感量。在电源网路上的电感在信号切换时将导致电源弹跳。切换信号的较高速度及在电源网路上的较大电感将使更严重的弹跳效果发生。由于这些导线的并联效果可降低寄生电感，所以多重导线结构是比较好的选择。

然而，这些导线必须连接到同一个引脚，意即这些导线之间的距离无法增加，因此这些导线之间的互感(mutual inductance)将相对增加。由于电源网路的总电感由全部导线的并联自感及互感所组成，所以当并联自感降低但互感增加时，多重导线结构的总电感的减少程度仍受到限制。

发明内容

本发明的一实施例提出一种引线框架，适用于一引线框架型封装。引线框架包括一芯片座及多个引脚。这些引脚组成多个引脚列。这些引脚列之一包括一对第一差动信号引脚、一对第二差动信号引脚、一对第三差动信号引脚、一第一电源引脚、一第二电源引脚及一第三电源引脚。这对第二差动信号引脚排列于这对第一差动信号引脚与这对第三差动信号引脚之间。第一电源引脚排列于这对第一差动信号引脚与这对第二差动信号引脚之间。第二电源引脚排列于这对第二差动信号引脚与这对第三差动信号引脚之间。这对第三差动信号引脚排列于第二电源引脚与第三电源引脚之间。第一电源引脚所供应的电压小于第二电源引脚所供应的电压。第二电源引脚所供应的电压实质上等于第三电源引脚所供应的电压。

本发明的一实施例提出一种引线框架型封装，其包括一引线框架、一芯片、多根连接于引线框架与芯片之间的导线及一包覆芯片及这些导线的封胶。引线框架包括一配置芯片于其上的芯片座及多个引脚。这些引脚组成多个引脚列。这些引脚列之一包括一对第一差动信号引脚、一对第二差动信号引脚、一对第三差动信号引脚、一第一电源引脚、一第二电源引脚及一第三电源引脚。这对第二差动信号引脚排列于这对第一差动信号引脚与这对第三差动信号引脚之间。第一电源引脚排列于这对第一差动信号引脚与这对第二差动信号引脚之间。第二电源引脚排列于这对第二差动信号引脚与这对第三差动信号引脚之间。这对第三差动信号引脚排列于第二电源引脚与第三电源引脚之间。第一电源引脚所供应的电压小于第二电源引脚所供应的电压。第二电源引脚所供应的电压实质上等于第三电源引脚所供应的电压。

本发明的一实施例提出一种引脚列，适用于一引线框架型封装的一引线框架。引脚列包括一对第一差动信号引脚、一对第二差动信号引脚、一对第三差动信号引脚、一第一电源引脚、一第二电源引脚及一第三电源引脚。这对第二差动信号引脚排列于这对第一差动信号引脚与这对第三差动信号引脚之间。第一电源引脚排列于这对第一差动信号引脚与这对第二差动信号引脚之间。第二电源引脚排列于这对第二差动信号引脚与这对第三差动信号引脚之间。这对第三差动信号引脚排列于第二电源引脚及第三电源引脚之间。第一电源引脚所供应的电压小于第二电源引脚所供应的电压。第二电源引脚所供应的电压实质上等于第三电源引脚所供应的电压。

综上所述，本发明将多根导线分别连接至多个电源引脚的方式来降低这些导线之间的互感，用以减低电源跳动及噪声耦合。此外，本发明还在上述的架构下提出一种引脚列的引脚排列，其可应用于引线框架型封装的引线框架。

附图说明

图1绘示一种传统应用于引线框架型封装中的电源网路的三重接合结构。

图2绘示本发明的一实施例的一种引线框架型封装的剖面。

图3为图2的引线框架型封装的多重导线结构。

图4为图1及图3的多重导线结构的电感频率曲线图。

图5绘示本发明的一实施例的一种引脚列的引脚排列。

图6绘示本发明的另一实施例的一种引线框架型封装的局部俯视结构。

附图标记说明

10：芯片接垫

20：导线