[发明专利]高压半导体元件之间的深沟槽结构及其制造方法

说明书

技术领域

本发明是有关于一种半导体元件之间的深沟槽隔离物结构，特别有关于一种高压半导体元件之间的深沟槽隔离物结构及其制造方法。

背景技术

在集成电路芯片中，高压半导体元件的布局是以深沟槽隔离物(deep trench isolation，简称DTI)作为高压元件之间的隔离构造。技术适用于高电压与高功率的集成电路领域。深沟槽隔离物可大幅地缩减元件所占的面积，并有效地避免静电放电(ESD)和闩锁效应(latch-up effect)。

图1A是显示传统高压半导体元件布局的平面示意图，图1B是显示图1A的深沟槽隔离物(DTI)沿切割线1B-1B的剖面示意图。请参阅图1A，高压半导体芯片10包含多个高压半导体元件12，横向与纵向交错条状的深沟槽隔离物(DTI)14作为高压元件之间的隔离构造。各条状的深沟槽隔离物(DTI)14的宽度为X，而两沟槽隔离物14的交截处18的对角宽度为Y，由于对角宽度Y约为深沟槽隔离物宽度X的1.4倍。请参阅图1B，当高压元件的维度缩小时，填入的α-多晶硅层13于深沟槽14时，开口端α-多晶硅的轮廓靠近接触会导致孔隙16封止于深沟槽内部。在回刻蚀α-多晶硅层13后，露出半导体基底11表面，会造成孔隙16与外界连通，导致后续工艺中化学溶液侵入深沟槽中，影响元件的效能或失效。更有甚者，在经过热工艺后，上述侵入的化学溶液挥发造成体积膨胀致使半导体基底11破裂。上述现象在两沟槽隔离物14的交截处18会格外地显著。

发明内容

本发明的一实施例提供一种高压半导体元件之间的深沟槽结构，包括：一半导体基底；多条相交的深沟槽隔离物设置于该半导体基底中，定义出多个高压半导体元件区域；以及一岛状物设置于两条深沟槽隔离物的交截中心处；其中该两条相交的深沟槽隔离物具有钝角的斜边。

本发明另一实施例提供一种高压半导体元件之间的深沟槽结构，包括：一半导体基底；多条相交的深沟槽隔离物设置于该半导体基底中，定义出多个高压半导体元件；以及一多边形岛状物设置于两条深沟槽隔离物的交截中心处；其中该两条相交的深沟槽隔离物具有钝角的斜边；其中该钝角的斜边与该多边形结构的斜边之间距离为第一宽度，各深沟槽隔离物具有第二宽度，其中该第一宽度和该第二宽度之间的比值范围大抵介于0.3～0.9。

本发明又一实施例提供一种高压半导体元件之间的深沟槽结构的制造方法，包括：提供一半导体基底；形成多条相交的深沟槽于该半导体基底中，定义出多个高压半导体元件区域，其中一多边形岛状物形成于两条深沟槽的交截中心处；以及填入隔离材料于这些深沟槽并将其回刻蚀，以形成一深沟槽隔离物；其中该两条相交的深沟槽具有钝角的斜边；其中该钝角的斜边与该多边形结构的斜边之间距离为第一宽度，各深沟槽具有第二宽度，其中该第一宽度和该第二宽度之间的比值范围大抵介于0.3～0.9。

附图说明

图1A是显示传统高压半导体元件布局的平面示意图；

图1B是显示图1A的深沟槽隔离物(DTI)沿切割线1B-1B的剖面示意图；

图2A是显示根据本发明的一实施例的高压半导体元件之间的深沟槽结构的平面示意图；以及

图2B显示根据本发明的一实施例的高压半导体元件之间的深沟槽结构的平面示意图。

附图标号：

10～高压半导体芯片；

11～半导体基底；

12～高压半导体元件；

13～α-多晶硅层；

14～深沟槽隔离物(DTI)；

16～孔隙；

18～两沟槽隔离物的交截处；

100、200～高压半导体芯片；

120、220～高压半导体元件区域；

130、230～深沟槽隔离物；

135、235～具有钝角θ的斜边；

150～八边形结构岛状物；

155～八边形结构的斜边；

250～四边形结构岛状物；

255～四边形结构的斜边；

A～深沟槽隔离物的宽度；

B～具钝角的斜边与八边形结构的斜边之间距离；

C～具钝角的斜边与四边形结构的斜边之间距离。

具体实施方式

为使本发明能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下：