[发明专利]信号频率改变电路及其频率改变方法

权利要求书

1.一种信号频率改变电路，包括：

延迟线，配置为响应于延迟控制信号把时钟信号延迟第一延迟时间以便生成延迟信号，并且把时钟信号延迟小于第一延迟时间的第二延迟时间以便生成预频率改变时钟信号；

检测器，配置为使用延迟信号来检测时钟信号的具体相位以便生成锁相完成信号；

控制器，配置为使用在锁相完成信号的激活时间点之前所提供的时钟信号来顺序地移位所述延迟控制信号和多路复用控制信号；

多路复用部件，配置为响应于多路复用控制信号来选择并输出预频率改变时钟信号之一；和

输出部件，配置为通过使用时钟信号和多路复用部件的输出信号来生成其频率被改变为不同于时钟信号的频率的频率改变时钟信号。

2.如权利要求1所述的信号频率改变电路，其中所述第二延迟时间对应于所述第一延迟时间的一半。

3.如权利要求1所述的信号频率改变电路，其中所述延迟线包括多个延迟单元，所述多个延迟单元中的每个具有多个逻辑器件的链结构，并且输出与所述第二延迟时间相对应的信号的多个逻辑器件之一的输出信号被生成作为呈链结构的预频率改变时钟信号的信号位。

4.如权利要求1所述的信号频率改变电路，其中所述检测器被配置为使用延迟信号的上升沿来检测时钟信号的下降沿，以便激活锁相完成信号。

5.如权利要求4所述的信号频率改变电路，其中所述检测器包括触发电路，所述触发电路被配置来使得时钟信号被输入到输入端子、延迟信号被输入到时钟信号端子以及锁相完成信号被输出到输出端子。

6.如权利要求1所述的信号频率改变电路，其中所述控制器被配置为响应于多路复用控制信号的最高有效位的激活来停止移位多路复用控制信号。

7.如权利要求1所述的信号频率改变电路，其中所述控制器包括：

移位寄存器，配置为通过响应于时钟信号而变换电源电压的电平来生成多路复用控制信号；和

延迟控制信号生成器，配置为通过按照位的序列以两位组合多路复用控制信号来生成延迟控制信号。

8.如权利要求7所述的信号频率改变电路，其中所述移位寄存器被配置为当多路复用控制信号的最高有效位未被激活时接收时钟信号。

9.如权利要求7所述的信号频率改变电路，其中所述延迟控制信号生成器被配置为通过按照位的序列以两位组合多路复用控制信号的除了最低有效位之外的其余位来生成延迟控制信号。

10.如权利要求1所述的信号频率改变电路，其中所述输出部件被配置为通过组合所述多路复用部件的输出信号和把时钟信号延迟从输入时钟信号到生成所述多路复用部件的输出信号的延迟时间的信号来生成频率改变时钟信号。

11.如权利要求1所述的信号频率改变电路，其中所述输出部件包括：

复制物延迟部件，配置为接收时钟信号；和

逻辑器件，配置为通过对所述复制物延迟部件的输出和所述多路复用部件的输出进行异或来生成频率改变时钟信号。

12.如权利要求1所述的信号频率改变电路，进一步包括用于在锁相完成信号的去激活周期期间向所述检测器和所述控制器提供时钟信号的输入部件。

13.如权利要求1所述的信号频率改变电路，进一步包括用于划分时钟信号并且把划分的时钟信号提供给所述控制器的分频器。

14.一种信号频率改变电路，包括：

延迟线，包括多个延迟单元，每个延迟单元具有逻辑器件的链结构，其中所述延迟线被配置为通过响应于延迟控制信号而被激活的延迟单元来延迟时钟信号以便生成延迟信号，并且所述延迟线输出多个延迟单元的链结构中与单位延迟时间的一半相对应的逻辑器件的输出信号来作为预频率改变时钟信号；

检测器，配置为使用延迟信号来检测时钟信号的具体相位并且生成锁相完成信号；

控制器，配置为使用在锁相完成信号的激活时间点之前所提供的时钟信号来顺序地移位延迟控制信号并且移位多路复用控制信号；

多路复用部件，配置为响应于多路复用控制信号来选择并输出预频率改变时钟信号之一；和

输出部件，配置为通过使用时钟信号和所述多路复用部件的输出信号来生成其频率被改变为不同于时钟信号的频率的频率改变时钟信号。