[发明专利]信号频率改变电路及其频率改变方法

说明书

相关申请的交叉引用

本申请按照35U.S.C 119(a)要求了于2009年4月15日在韩国知识产权局提交的韩国申请序列号10-2009-0032898的优先权益，在此如完全阐明一般将其全部内容通过引用加以结合。

技术领域

本发明涉及一种半导体集成电路，尤其涉及一种信号频率改变电路及其频率改变方法。

背景技术

半导体集成电路需要其频率高于从外部控制器所提供的时钟信号的频率的时钟信号，以便测试其工作。

半导体测试设备没有提供具有高频率以便测试半导体集成电路的适当时钟信号。

因此，在半导体集成电路内部提供了信号频率改变电路，用于把从外部提供的时钟信号的频率例如改变为两倍频率那么高。

图1是依照在现有技术中公知的一个例子的信号频率改变电路1的电路图，并且图2是依照在现有技术中公知的另一例子的信号频率改变电路10的框图。

如图1所示，依照现有技术的信号频率改变电路1包括延迟器件‘DLY’和异或门‘XOR1’。

在图1中所示出的信号频率改变电路1对时钟信号‘CLK’和延迟器件‘DLY’的输出信号‘A’执行XOR操作，以便生成其频率为时钟信号‘CLK’频率两倍的输出信号‘OUT’。

如图2所示，依照现有技术的另一实施例的信号频率改变电路10包括计数器11、振荡器12和逻辑电路13。

在图2所示出的信号频率改变电路10中，振荡器12生成与时钟信号‘CLK’相比具有更高频率的振荡信号(OSC)，以及计数器11进行计数并且输出振荡信号‘O5C’。而且，逻辑电路13使用计数器11的输出来生成其周期与时钟信号‘CLK’的一个周期的一半相对应的输出信号‘OUT’，即其频率为时钟信号‘CLK’频率的两倍。

尽管依照现有技术的信号频率改变电路1的结构简单，不过由于输出信号‘OUT’的占空度依照延迟器件‘DLY’而显著地波动，这增加了出现占空度错误的概率，所以可能出现问题。例如，时钟信号‘CLK’的占空度错误可能由于在输出信号‘OUT’的上升沿中的抖动而出现。

此外，由于依照振荡器12的工作而增加了电流消耗，并且依照计数器11的输出信号的位数的增加而增加了电路面积，所以依照现有技术的信号频率改变电路10可能会有问题。

发明内容

这里描述了能够使占空度错误最小化并且减少电流消耗的信号频率改变电路及其频率改变方法。

在一个实施例中，依照实施例的信号频率改变电路包括：延迟线，配置为对应于延迟控制信号把时钟信号延迟第一延迟时间以便生成延迟信号，并且把时钟信号延迟小于第一延迟时间的第二延迟时间以便生成预频率改变时钟信号；检测器，配置为使用延迟信号来检测时钟信号的具体相位以便生成锁相完成信号；控制器，配置为使用在锁相完成信号的激活时间点之前所提供的时钟信号来顺序地移位延迟控制信号和多路复用控制信号；多路复用部件，配置为响应于多路复用控制信号来选择并输出预频率改变时钟信号之一；和输出部件，配置为使用时钟信号和多路复用部件的输出信号来生成其频率被改变为不同于时钟信号的频率的频率改变时钟信号。

在另一实施例中，依照实施例的信号频率改变电路包括：延迟线，包括均具有逻辑器件的链结构的多个延迟单元，通过响应于延迟控制信号而被激活的延迟单元来延迟时钟信号以便生成延迟信号，并且输出在多个延迟单元的逻辑器件的链结构中与单位延迟时间的一半对应的逻辑器件的输出信号来作为预频率改变时钟信号；检测器，使用延迟信号来检测时钟信号的具体相位并且生成锁相完成信号；控制器，使用在锁相完成信号的激活时间点之前所提供的时钟信号来顺序地移位延迟控制信号和多路复用控制信号；多路复用部件，响应于多路复用控制信号来选择并输出预频率改变时钟信号之一；和输出部件，使用时钟信号和多路复用部件的输出信号来生成其频率被改变为不同于时钟信号的频率的频率改变时钟信号。

在又一实施例中，信号频率改变电路的频率改变方法是具有多个延迟单元的信号频率改变电路的频率改变方法，所述延迟单元把输入信号延迟单位延迟时间并输出。信号频率改变电路的频率改变方法包括：通过经由多个延迟单元延迟外部时钟信号来生成第一延迟信号，并且通过经由多个延迟单元中的每个把外部时钟信号延迟与单位延迟时间相比减少预定比率的延迟时间来生成第二延迟信号；以及在第二延迟信号当中选择与预定相位差在外部时钟信号和第一延迟信号之间生成的时间点相对应的第二延迟信号，并且通过组合所选的第二延迟信号和外部时钟信号来改变外部时钟信号的频率。

下面在“具体实施方式”中描述这些及其它特征、方面和实施例。

附图说明