[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法，尤其涉及具有超结(super-junction)结构的半导体器件及其制造方法。

背景技术

近年来，对电子设备的轻薄化的要求十分强烈，如液晶电视机、等离子电视机、有机EL(电致发光)电视机等所代表的。与上述要求一起，对电源设备的小型化和高性能化的要求也十分强烈。响应于该要求，在功率半导体元件中，诸如高耐压化、大电流化、低损耗化、高速度化和高击穿耐压化之类的性能改善已引起注意。例如，已知垂直功率MOSFET(金属氧化物半导体场效应晶体管)是用于功率电子器件应用的开关元件。

MOSFET的导通电阻和耐压各自依赖于作为MOSFET的导电层的N型区域的杂质浓度。虽然为了减小导通电阻而增大导电层的杂质浓度，但是为了确保所需的耐压，难以将杂质浓度增大到等于或大于某个值。也就是说，将MOSFET中源极区和漏极区彼此连接的半导体区域一般称为漂移区(漂移层)。在MOSFET的导通状态时，漂移区成为电流通路，而在MOSFET的关断状态时，基于从由漂移区和基区形成的pn结开始延伸的耗尽层，MOSFET的耐压得到保持。

MOSFET的导通电阻依赖于导电层(漂移区)的电阻。为了实现低导通电阻，希望增大漂移区的杂质浓度以减小漂移区的电阻。然而，增大漂移区的杂质浓度使得耗尽层的延伸变得不充分，因此减小了耐压。也就是说，虽然增大漂移区的杂质浓度使得导通电阻被减小，但是为了确保所需的耐压，对杂质浓度的增大有所限制。如前所述，在MOSFET中，改善低导通电阻和高耐压显示出折衷关系。因此，对于低功耗元件需要改善这种折衷关系。

已知一种称为“MULTI-RESURF(多降低表面场)”结构或超结结构(以下通常称为“超结结构”)的技术是一种突破该折衷的技术。该技术例如在日本专利特开No.2004-146689、2006-313892和2007-149736以及日本专利No.3940518和3943732(以下分别称为专利文献1至5)中有所描述。

如专利文献1至5中所述，具有超结结构且包括漂移区的MOSFET具有如下结构：其中，p型柱状半导体区域(P型区、p型柱区和p型垂直resurf层)和n型柱状半导体区域(N型区、n型柱区和n型垂直resurf层)被周期性地、交替地或者以岛状形状布置在与半导体衬底的表面平行的方向上。换言之，所涉及的MOSFET具有垂直resurf结构，其中p型柱区和n型柱区被交替地、横向地且重复地布置在半导体层内，这些半导体层被布置为保持半导体层之间的源电极和漏电极。

基于从由这些半导体区域形成的pn结开始延伸的耗尽层来保持耐压。即使当通过为了低导通电阻而增大杂质浓度使得耗尽层的延伸变小时，这些半导体区域的各自宽度也被变小，这使得这些半导体区域的完全耗尽变得可能。在导通状态中，使得电流流经导电层的N型区，而在关断状态中，P型区和N型区各自被完全耗尽，从而使得可以确保耐压。结果，可同时改善MOSFET中的低导通电阻和高耐压。

如所描述的，超结结构依赖于各个p型半导体区域的宽度和每两个p型半导体区域之间的各个n型半导体区域的宽度。当p型半导体区域和n型半导体区域的各自宽度被进一步变窄时，n型半导体区域的杂质浓度可被进一步增大。结果，可以实现导通电阻的进一步减小和更高耐压化。由此可见，杂质浓度成为如下要点：基于该要点确定耐压和导通电阻。

因此，关于优选形式，为了进一步增大耐压，打破p型半导体区域的杂质和n型半导体区域的杂质之间的平衡(即，所谓的电荷平衡)变得重要。也就是说，p型半导体区域中包含的杂质量和n型半导体区域中包含的杂质量被彼此均衡，从而使杂质浓度变得等价于零，从而使得可以获得高耐压。在反向偏置时(在关断状态时)，实现完全耗尽以保持高耐压，而在零偏置时(在导通状态时)，使得电流流经用n型杂质进行了重度掺杂的n型半导体区域，从而超越材料限制而实现具有低导通电阻的元件。

具有超结结构的低导通电阻的元件对电路中的低功耗化有很大贡献。然而，对于导通电阻的设计，打破超结结构部分的电阻、开关晶体管的导通电阻、其他寄生电阻等之间的正常平衡变得重要。在与在硅表面中具有沟道的平面型MOSFET相结合的情况下，为了通过使用超结结构来改善耐压和导通电阻之间的折衷，需要使超结结构的横向周期变窄。另外，为了减小整个元件的导通电阻，也需要使MOS栅极结构的横向周期(单元节距，cell pitch)变窄。