[发明专利]半导体器件

说明书

技术领域

本发明涉及能够抑制半导体器件的封装件过程中引起的特性变 化的半导体器件。

背景技术

相关技术说明

在晶圆上形成的半导体器件通过切割成片(dicing)工艺来切割 并且分为芯片，以使装配到封装件中。在通过由树脂和热处理的密封 的封装过程中，应力从封装件施加到半导体芯片，从而引起在半导体 器件的封装装配之后测量其特性的半导体器件的翘曲。由于该翘曲， 半导体器件的测量特性可偏离在晶圆上测量的半导体器件的电特性。 对于用于松弛应力的方法，至今已经提出包括在划线区形成沟槽、由 此松弛晶圆形式中的应力的方法，如JP 2003-332270A中所述。

但是，在如上所述的这种方法中，应力松弛的效果仅在晶圆形式 中获得，并且切割成片工艺之后在芯片形式中无法预计应力松弛一直 是一个问题。

发明内容

本发明的一个目的是提供一种半导体器件，它能够松弛封装过程 中引起的半导体芯片上的应力，并且在封装过程之前和之后具有很小 的特性变化。

为了解决上述问题，本发明采用以下方法。

根据本发明，提供一种半导体器件，它包括：元件区，它被避免 接收应力，并且在半导体衬底上形成；缓冲区，设置在被避免接收应 力的元件区周围；以及半导体元件形成区，设置在缓冲区周围。

提供半导体器件，其中，被避免接收应力的元件区设置在大致半 导体衬底的中央。

提供半导体器件，其中：缓冲区包括沟槽以及嵌入沟槽的填充物 和被沟槽围绕的空穴其中之一；以及沟槽具有比被避免接收应力的元 件区的深度更大的以及比半导体元件形成区的深度更大的深度。

提供半导体器件，其中填充物包括具有比半导体衬底的杨氏模量 更低的杨氏模量的材料。

晶圆上形成的半导体器件的特性与封装件中装配的半导体器件 的特性之间的差异由下列原因引起。在封装过程中用于密封半导体芯 片的树脂在后续热处理期间经受热膨胀或者热收缩，由此拉应力或压 应力施加到半导体芯片，对元件增加附加电阻、如压电电阻。根据本 发明，在对于电路特别需要其精确性的元件周围形成缓冲区，由此缓 冲区吸收来自封装件的应力，从而准许抑制封装过程之前和之后的半 导体器件的特性变化。

附图说明

附图包括：

图1是示出根据本发明的第一实施例的半导体器件的平面图；

图2是示出沿图1的线条A-A截取的半导体器件的截面图；

图3是示出根据本发明的第二实施例的半导体器件的平面图；

图4是示出根据本发明的第三实施例的半导体器件的截面图；

图5是示出根据本发明的第四实施例、在沟槽的宽度设置为10 至30并的情况下的半导体器件的截面图；以及

图6是示出根据本发明的第四实施例、在沟槽的宽度设置为30 至100μm的情况下的半导体器件的截面图。

具体实施方式

下面参照附图，描述用于实施本发明的优选模式。

(第一实施例)

图1是示出根据本发明的第一实施例的半导体器件100的平面 图。图1中，半导体器件100包括：半导体元件形成区1，在特性方 面应力对该元件形成区1引起极小影响；划线区2；元件区3，对于 元件区3特别需要精确性，并且优选地在封装过程中避免它接收应 力；以及缓冲区8，用于松弛应力。例如，电流反射镜电路是其中流 经两个电流通路的电流通过利用相同量电流在成对P沟道MOS晶体 管的每个中流动的事实而表现为彼此相等的电路。要求如上所述的这 类成对晶体管具有彼此几乎没有不同的特性，因此它们理想地在优选 地被避免接收应力的上述元件区3中形成。

根据本发明的第一实施例，设置成为两个划分区域，使得容易由 应力而改变其特性的元件设置在优选地被避免接收应力的元件区3 中，而很难由应力而改变其特性的元件设置在半导体元件形成区1 中。另外，优选地被避免接收应力的元件区3设置在芯片的中央，缓 冲区8围绕元件区3形成，以及半导体元件形成区1还围绕缓冲区8 设置。这种设置的原因在于，当优选地被避免接收应力的元件区3设 置在芯片的中央时，与其中元件区3设置在半导体器件100的周边的 情况相比，应力的影响较小地影响元件区3。