[发明专利]半导体封装件、其制造方法及重布芯片封装体的制造方法

权利要求书

1.一种半导体封装件，至少包括：

一半导体芯片，包括一接垫及一对位标记并具有一主动表面，该对位标记位于该半导体芯片的该主动表面的几何中心；

一封胶，包覆该半导体芯片的侧面，以暴露出该主动表面；

一第一介电层，形成于该封胶及该主动表面的上方，该第一介电层具有一第一开孔，该第一开孔暴露出该接垫；

一图案化导电层，形成于该接垫的一部份及该第一介电层；以及

一第二介电层，形成于该图案化导电层的一部份。

2.如权利要求1所述的半导体封装件，其中该第一介电层具有一第一对位结构，该第一对位结构的外型及位置分别对应于该对位标记的外型及位置。

3.如权利要求2所述的半导体封装件，其中该第一对位结构为一凹槽，该凹槽的开口范围大于该对位标记的外轮廓，使该对位标记从该凹槽露出。

4.如权利要求2所述的半导体封装件，其中该第一对位结构为一凹槽，该凹槽贯穿该第一介电层并裸露出该封胶。

5.如权利要求2所述的半导体封装件，其中该至少一对位结构为一凹槽，该第二介电层的至少一部份填入该凹槽，该第二介电层具有一凹陷区，该凹陷区位于该第二介电层中对应于该凹槽的上表面。

6.如权利要求1所述的半导体封装件，其中该第一介电层具有一第一对位结构，该第一对位结构沿着该第一介电层的延伸方向与该对位标记错开。

7.如权利要求1所述的半导体封装件，其中该图案化导电层具有一第二对位结构，该第二对位结构沿着该图案化导电层的延伸方向与该对位标记错开。

8.如权利要求1所述的半导体封装件，其中该图案化导电层具有一第二对位结构，该第二对位结构的外型及位置分别对应于该对位标记的外型及位置。

9.如权利要求8所述的半导体封装件，其中该第一介电层具有一第一对位结构，该第一对位结构为一凹槽，该凹槽的外型及位置分别对应于该对位标记的外型及位置，且该凹槽的开口范围大于该对位标记的外轮廓，使该对位标记从该凹槽露出；

其中，该第二对位结构围绕于该凹槽的开口的周缘。

10.如权利要求1所述的半导体封装件，其中该半导体芯片更包括：

一保护层，形成于该芯片的该主动表面上并覆盖该对位标记且具有一暴露出该接垫的保护层开孔；

其中，该保护层的材质为一透明材质且该第一介电层形成于该保护层上。

11.如权利要求10所述的半导体封装件，其中该第一对位结构为一凹槽，其中该凹槽贯穿该第一介电层并裸露出该保护层。

12.如权利要求1所述的半导体封装件，其中该第二介电层具有数个第二开孔，该些第二开孔暴露出该图案化导电层的另一部份，该半导体封装件更包括数个焊球，该些焊球形成于该些第二开孔上，以使该些焊球与该图案化导电层电性连接；

其中，至少部份的该些第二开孔重叠于该封胶。

13.一种半导体封装件的制造方法，包括：

提供一具有一黏贴层的载板；

重布数个半导体芯片于该黏贴层上，各该些半导体芯片分别具有一设有一接垫的主动表面，各该些主动表面面向该黏贴层，该些半导体芯片中至少二者具有一对位标记，各该些对位标记位于对应的该主动表面的几何中心；

以一封胶，包覆该些半导体芯片的侧面，使该封胶及该些半导体芯片形成一重布芯片封胶体；

移除该载板及该黏贴层，使该重布芯片封胶体露出该些主动表面；

形成一第一介电层于该封胶及该些主动表面的上方，该第一介电层具有数个第一开孔，该些第一开孔暴露出该些接垫；

形成一图案化导电层于该接垫的一部份及该第一介电层；

形成一第二介电层于该图案化导电层的一部份，该第二介电层具有数个第二开孔，该些第二开孔暴露出该图案化导电层的另一部份；

形成数个焊球于该些第二开孔，以使该些焊球与该图案化导电层电性连接；以及

切割该重布芯片封装体成为数个半导体封装件。

14.如权利要求13所述的制造方法，其中于形成该第一介电层的该步骤中包括：

形成一第一对位结构于该第一介电层，该第一对位结构的外型及位置分别对应于该对位标记的外型及位置。