[发明专利]半导体封装件、其制造方法及重布芯片封装体的制造方法

说明书

技术领域

本发明是有关于一种半导体封装件、其制造方法及重布芯片封装体的制造方法，且特别是有关于一种具有对位结构的半导体封装件、其制造方法及重布芯片封装体的制造方法。

背景技术

近年来电子装置蓬勃的应用于日常生活中，业界无不致力发展微型且多功能的电子产品，以符合市场需求。

有别于传统以单一芯片为加工标的的封装技术，重布芯片的封胶体级封装(Chip-redistribution Encapsulant Level Package)是以整片重布芯片封胶体(Chip-redistribution Encapsulant)作为封装处理的对象。换言之，相较于传统的单一芯片封装，重布芯片封胶体级封装是在尚未将个别的晶粒分离之前就对重布芯片封胶体上的晶粒进行封装。如此，将简化芯片封装之后段工艺，同时可节省了封装工艺时间及成本。也就是说，在重布芯片封胶体表面的组件、线路及其相关之前段工艺完成后，即可直接对整片重布芯片封胶体进行后段工艺，接着再进行重布芯片封胶体切割(saw)的步骤，以形成多个半导体封装件。因此，重布芯片的封胶体级封装已然成为半导体封装的趋势。

在制作重布芯片封胶体时，是将晶圆上的数个芯片切割下来，然后重新布置在一载板上。该些芯片中包括数个具有电路功能的半导体芯片及至少二对位芯片(alignment die)，对位芯片上具有数个对位标记。在后续的曝光显影工艺中，曝光机台依据重布芯片封胶体上对位芯片的对位标记将光罩定位于一曝光位置，以进行形成例如是第一介电层、图案化导电层及第二介电层等结构的曝光工艺。

然而，由于载板上的芯片是经过重新排列过，排列后的芯片会产生排列偏差。而光罩本身也会产生对位偏差，导致制作出来的图案，例如是第一介电层、图案化导电层及第二介电层的图案产生严重的偏位。请参照图1，其绘示已知的对位芯片的排列偏差示意图。对位芯片100于重布后产生旋转偏差，导致对位芯片100上的对位标记102与对位芯片104上的对位标记106产生一偏差角度A。在后续的曝光工艺中，曝光机台依据已偏差的对位标记102’及对位标记106’来定位光罩，导致定位后的光罩也对应地产生旋转偏差，因此使制作出的图案发生严重偏位。

因此，如何提升光罩与载体上芯片的对位精度，以符合在半导体封装件的尺寸日益缩小的趋势，实为本产业努力目标。

发明内容

本发明是有关于一种半导体封装件、其制造方法及重布芯片封装体的制造方法。对位标记形成于芯片，例如是对位芯片或半导体芯片的几何中心，使对位标记之间的相对位置不易受到重布后的芯片旋转偏差的影响。如此，使后续曝光工艺的光罩与对位标记准确地对位，提升所形成的结构图案的尺寸精密度。

根据本发明的第一方面，提出一种半导体封装件。半导体封装件包括一半导体芯片、一封胶、一第一介电层、一图案化导电层及一第二介电层。半导体芯片包括一接垫并具有一主动表面及一对位标记，对位标记位于半导体芯片的主动表面的几何中心。封胶包覆半导体芯片的侧面，以暴露出主动表面。第一介电层形成于封胶及主动表面的上方，第一介电层具有一第一开孔，第一开孔暴露出接垫。图案化导电层形成于接垫的一部份及第一介电层。第二介电层形成于图案化导电层的一部份。

根据本发明的第二方面，提出一种半导体封装件的制造方法。制造方法包括以下步骤：提供一具有一黏贴层的载板；重布数个半导体芯片于黏贴层上，半导体芯片包括一设有一接垫的主动表面，主动表面面向黏贴层，该些半导体芯片中至少二者具有一对位标记，对位标记位于对应的主动表面的几何中心；以一封胶，包覆半导体芯片的侧面，使封胶及半导体芯片形成一重布芯片封胶体；移除载板及黏贴层，使重布芯片封胶体露出主动表面；形成一第一介电层于封胶及主动表面的上方，第一介电层具有数个第一开孔，第一开孔暴露出接垫；形成一图案化导电层于接垫的一部份及第一介电层；形成一第二介电层于图案化导电层的一部份，第二介电层具有数个第二开孔，第二开孔暴露出图案化导电层的另一部份；形成数个焊球于该些第二开孔，以使焊球与图案化导电层电性连接；以及，切割重布芯片封装体成为数个半导体封装件。

根据本发明的第三方面，提出一种重布芯片封胶体的制造方法。制造方法包括以下步骤：提供一具有一黏贴层的载板；重布数个半导体芯片于黏贴层上，半导体芯片具有一主动表面，主动表面面向黏贴层，该些半导体芯片中至少二者具有一对位标记，对位标记位于对应的主动表面的几何中心；以一封胶，包覆芯片的侧面，使封胶及半导体芯片形成重布芯片封胶体；以及，移除载板及黏贴层，使重布芯片封胶体露出半导体芯片的主动表面。