[发明专利]频率合成器以及建构该频率合成器的方法

权利要求书

1.一种具有一作为一输入信号的参考频率以及一作为一输出信号的输出频率的频率合成器，该频率合成器包括：

一N1计数器，其用于将该参考频率除以N1的数目并传递一赋能信号；

一N2计数器，其用于接收该赋能信号、当该赋能信号有效时，以N2的数目计数该输出频率，并传递一数字输出数据；

一处理器，其用于接收该N2计数器的该输出数据并传递一数字输出数据；

一数字模拟转换器(DAC)，其用于接收并转换该处理器的该输出资料，并传递一模拟输出信号；以及

一电压控制振荡器(VCO)，其用于接收该数字模拟转换器的该输出信号并传递该输出频率；

其特征在于，该数字模拟转换器包括一数字模拟转换器缓存器，其用于储存该处理器的该输出数据以使该数字模拟转换器产生该输出信号。

2.如权利要求1所述的频率合成器，其特征在于，该处理器包括：

一已程序化保留缓存器，其用于储存一由一外接控制装置所程序化的目标频率并传递一输出数据；

一数字模拟转换器保留缓存器，其用于接收该已程序化保留缓存器的该输出数据，传递一耦合至该处理器的该输出数据的输出数据；

一第一算数逻辑单元(ALU)，其用于将该N2计数器的该输出数据自该已程序化保留缓存器的该输出数据减去，并传递一输出数据；以及

一第二算数逻辑单元，其用于将该数字模拟转换器保留缓存器的该输出数据加至该第一算数逻辑单元的该输出数据，并传递一耦合至该数字模拟转换器保留缓存器的输出数据；

其中该数字模拟转换器保留缓存器进一步包括一输入保留/更新端口，以将该数字模拟转换器保留缓存器设定为一保留或更新模式；以及该数字模拟转换器保留缓存器的该输出数据于该保留模式中无改变。

3.如权利要求1所述的频率合成器，其中该N1计数器为一固定式计数器。

4.如权利要求1所述的频率合成器，其中该N1计数器为一可程序化计数器。

5.一种具有一作为一输入信号的参考频率以及一作为一输出信号的输出频率的频率合成器，该频率合成器包括：

一N1计数器，其用于将该参考频率除以N1的数目并传递一赋能信号；

一N2计数器，其用于自该N1计数器接收该赋能信号、当该赋能信号有效时，将该输出频率除以N2的数目，并传递一输出数据；

一处理器，其用于接收该N2计数器的该输出数据并传递一输出数据；

一内存，其用于接收该处理器的该输出数据并传递一输出数据；

一数字模拟转换器(DAC)，其用于接收并转换该内存的该输出数据，并传递一模拟输出信号；以及

一电压控制振荡器(VCO)，其用于接收该数字模拟转换器的该输出信号并传递该输出频率；

其特征在于，该数字模拟转换器包括一数字模拟转换器缓存器，其用于储存该内存的该输出数据以使该数字模拟转换器产生该输出信号。

6.如权利要求5所述的频率合成器，其特征在于，该处理器包括：

一已程序化保留缓存器，其用于储存一由一外接控制装置所程序化的目标频率并传递一输出数据；

一数字模拟转换器保留缓存器，其用于接收该已程序化保留缓存器的该输出数据，并传递一耦合至该处理器的该输出信号的输出数据；

一第一算数逻辑单元(ALU)，其用于将该N2计数器的该输出数据自该已程序化保留缓存器的该输出数据减去，并传递一输出数据；以及

一第二算数逻辑单元，其用于将该数字模拟转换器保留缓存器的该输出数据加至该第一算数逻辑单元的该输出数据，并传递一输出数据至该数字模拟转换器保留缓存器；

其中该数字模拟转换器保留缓存器进一步包括一输入保留/更新端口，以将该数字模拟转换器保留缓存器设定为一保留或更新模式；以及该数字模拟转换器保留缓存器的该输出数据于该保留模式中无改变。