[发明专利]快闪装置以及提高快闪装置性能的方法

权利要求书

1.一种快闪装置，其特征在于，包括：

控制集成电路，以第一时序产生多个第一存取信号以存取第

一与非快闪集成电路，并且以第二时序产生多个第二存取信号以存 取第二与非快闪集成电路，其中所述第一时序与所述第二时序不 同；

所述第一与非快闪集成电路，根据所述第一存取信号存取其内 所储存的数据；以及

所述第二与非快闪集成电路，根据所述第二存取信号存取其内 所储存的数据。

2.根据权利要求1所述的快闪装置，其特征在于，所述第一 存取信号与所述第二存取信号具有不同长度的存取周期。

3.根据权利要求1所述的快闪装置，其特征在于，所述控制 集成电路以第一写入时序产生第一写入致能信号以指示所述第一 与非快闪集成电路写入数据，并且以第二写入时序产生第二写入致 能信号以指示所述第二与非快闪集成电路写入数据，其中所述第一 写入时序与所述第二写入时序不同。

4.根据权利要求1所述的快闪装置，其特征在于，所述控制 集成电路以第一读取时序产生第一读取致能信号以指示所述第一 与非快闪集成电路读取数据，并且以第二读取时序产生具有第二读 取致能信号以指示所述第二与非快闪集成电路读取数据，其中所述 第一读取时序与所述第二读取时序不同。

5.根据权利要求1所述的快闪装置，其特征在于，所述控制 集成电路根据第一数据输出时序输出数据至所述第一与非快闪集 成电路，并且根据第二数据输出时序输出数据至所述第二与非快闪 集成电路，其中所述第一数据输出时序与所述第二数据输出时序不 同。

6.根据权利要求1所述的快闪装置，其特征在于，所述控制 集成电路根据第一数据输入时序调整来自所述第一与非快闪集成 电路的数据的输入时序，并且根据第二数据输入时序调整来自所述 第二与非快闪集成电路的数据的输入时序，其中，所述第一数据输 入时序与所述第二数据输入时序不同。

7.根据权利要求1所述的快闪装置，其特征在于，所述控制 集成电路包括：

数字电路，产生第一写入致能源信号、第二写入致能源信号、 第一读取致能源信号以及第二读取致能源信号；

第一可调延迟单元，将所述第一写入致能源信号延迟第一写入 延迟周期，以产生第一写入致能信号指示所述第一与非快闪集成电 路写入数据；

第二可调延迟单元，将所述第二写入致能源信号延迟第二写入 延迟周期，以产生第二写入致能信号指示所述第二与非快闪集成电 路写入数据；

第三可调延迟单元，将所述第一读取致能源信号延迟第一读取 延迟周期，以产生第一读取致能信号用于指示所述第一与非快闪集 成电路读取数据；以及

第四可调延迟单元，将所述第二读取致能源信号延迟第二读取 延迟周期，以产生第二读取致能信号用于指示所述第二与非快闪集 成电路读取数据，

其中，所述第一写入延迟周期的长度与所述第二写入延迟周期 的长度不同，所述第一读取延迟周期的长度与所述第二读取延迟周 期的长度不同。