[发明专利]快闪装置以及提高快闪装置性能的方法

说明书

技术领域

本发明涉及快闪存储器(flash memory)，尤其涉及快闪装 置以及提高快闪装置性能的方法。

背景技术

快闪存储器为非易失性(non-volatile)存储器，其可被电子抹 除并重新规划(reprogram)。快闪存储器主要应用于记忆卡与USB 快闪装置(Device)中，用于计算机与其它数字产品之间的数据的 通常储存与传输。快闪存储器的成本比电子可抹除可程序化只读 存储器(Electrically Erasable Programmable Read Only Memory， EEPROM)的成本低很多，所以快闪存储器已成为主流存储器装 置。快闪存储器的应用包括个人数字助理(Personal Digital Assistant，PDA)与膝上型计算机、数字音频播放器、数字照相机 以及移动电话。

快闪装置包括控制集成电路(从这以后称为控制IC)与至 少一个快闪集成电路(从这以后称为快闪IC)。快闪IC储存数 据，且控制IC发送存取信号至快闪IC以指导快闪IC存取数据。 请参考图1 A，图1A为与非(NAND)快闪集成电路(从这以后称 为NAND快闪IC)100的方块示意图。NAND快闪IC100包括 输入/输出(I/O)控制电路102、I/O电路104、控制核心电路106、 页缓冲器108以及快闪核心电路110。I/O控制电路102从控制 IC(图未示)接收多个存取信号。在一个实施例中，存取信号包 括芯片致能信号CE#、命令锁存(latch)致能信号CLE、地址锁存 致能信号ALE、写入致能信号WE#以及读取致能信号RE#。I/O 电路104接着根据I/O控制电路102的指令，锁存住由控制IC 发送的命令CMD与地址，并指示快闪核心电路110根据已锁存 地址存取储存的数据。将从快闪核心电路110输出的数据储存于 页缓冲器108中并接着传输至I/O电路104，且I/O电路104经 由I/O总线(例如总线I/O[7:0])将数据发送至控制IC。图1B 与图1C分别为存取信号CE#、CLE、ALE以及WE#的时序图， I/O总线指示NAND快闪IC 100从控制IC接收命令与地址。图 1D为存取信号CE#、CLE、ALE、WE#以及I/O总线的时序图， I/O总线指示NAND快闪IC 100接收写入的数据。图1E为存取 信号CE#、CLE、ALE、WE#以及I/O总线的时序图，I/O总线 指示快闪IC 100读取写入的数据。

快闪装置的控制IC可控制不止一个NAND快闪IC的数据 存取。不同的NAND快闪IC可具有不同的走线(routing)长度与 不同的走线负载，因此需要不同的存取时序(access timing)。不 同NAND快闪IC的性能因此而降低。所以需要一种快闪装置以 克服前述困难。

发明内容

为了提高不同与非快闪集成电路的性能，本发明提供一 种快闪装置。

一种快闪装置，包括：控制集成电路，以第一时序产生 多个第一存取信号以存取第一与非快闪集成电路，并且以第 二时序产生多个第二存取信号以存取第二与非快闪集成电 路，其中所述第一时序与所述第二时序不同；所述第一与非 快闪集成电路，根据所述第一存取信号存取其内所储存的数 据；以及所述第二与非快闪集成电路，根据所述第二存取信 号存取其内所储存的数据。

一种提高快闪装置性能的方法，所述快闪装置包括控制 集成电路、第一与非快闪集成电路以及第二与非快闪集成电 路，所述方法包括：指示所述控制集成电路以第一时序产生 多个第一存取信号，以存取所述第一与非快闪集成电路；根 据所述第一存取信号指示所述第一与非快闪集成电路以存 取其内所储存的数据；指示所述控制集成电路以第二时序产 生多个第二存取信号，以存取所述第二与非快闪集成电路； 以及根据所述第二存取信号指示所述第二与非快闪集成电 路以存取其内所储存的数据；其中所述第一时序与所述第二 时序不同。