[发明专利]半导体元件的制造方法无效
申请号: | 200910163899.8 | 申请日: | 2009-08-14 |
公开(公告)号: | CN101673676A | 公开(公告)日: | 2010-03-17 |
发明(设计)人: | 廖舜章;钟昇镇;郑光茗;庄学理 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/336 |
代理公司: | 隆天国际知识产权代理有限公司 | 代理人: | 姜 燕;陈 晨 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 元件 制造 方法 | ||
1.一种半导体元件的制造方法,包含:
提供一基材,其上设置有一虚置栅极结构;
形成一硬掩模层于该虚置栅极结构上;
沉积一介电层;
平坦化该介电层并使用该硬掩模层作为一停止层;及
移除该硬掩模层。
2.如权利要求1所述的半导体元件的制造方法,还包含:
移除该虚置栅极以形成一沟槽;及
在该沟槽中形成一金属栅极电极。
3.如权利要求1所述的半导体元件的制造方法,其中该硬掩模层的形成包含形成一氮化硅层。
4.如权利要求1所述的半导体元件的制造方法,还包含:
在该硬掩模层上形成一氧化物掩模层。
5.如权利要求4所述的半导体元件的制造方法,还包含:
在该基材上形成一应变区接着移除该氧化物掩模层。
6.如权利要求1所述的半导体元件的制造方法,其中该硬掩模层的移除包含在平坦化该介电层时进行一过研磨步骤。
7.一种半导体元件的制造方法,包含:
提供一基材,其上设置有一虚置栅极结构;
形成一第一及一第二硬掩模层于该虚置栅极结构上;
形成一应变区于该虚置栅极结构旁;
在形成该应变区后移除该第二掩模层;
在移除该第二掩模层后,于该应变区中形成一源极及一漏极区;
沉积一介电层;及
使用该第一硬掩模层作为一停止层来移除至少一部分该介电层。
8.如权利要求7所述的半导体元件的制造方法,还包含继续该移除步骤超过该停止层以移除该第一掩模层。
9.如权利要求7所述的半导体元件的制造方法,其中该应变区的形成包含外延成长一锗化硅区。
10.如权利要求7所述的半导体元件的制造方法,还包含:
移除该虚置栅极结构及形成一金属栅极。
11.一种半导体元件的制造方法,包括:
形成一牺牲多晶硅栅极于一基材上,其中在该基材上形成该牺牲多晶硅栅极包含使用一第一及一第二硬掩模层至少其一来图案化该牺牲多晶硅层;
形成一源极及一漏极区于该牺牲多晶硅栅极旁;
形成一接触点于该源极及该漏极区上,其中该接触点的形成包含使用该第一及该第二硬掩模层至少其一来防止硅化物形成在该牺牲多晶硅栅极上。
12.如权利要求11所述的半导体元件的制造方法,还包含:
沉积一介电层于该牺牲多晶硅栅极上;及
使用该第一及该第二硬掩模层至少其一作为一停止层来移除至少一部分该介电层。
13.如权利要求11所述的半导体元件的制造方法,其中该第一硬掩模层包含氮化硅。
14.如权利要求11所述的半导体元件的制造方法,其中该第二硬掩模层包含一氧化物。
15.如权利要求11所述的半导体元件的制造方法,还包含:
继续移除该介电层并超过该停止层以移除该第一及该第二硬掩模层至少其一。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910163899.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造