[发明专利]半导体器件及其设计方法

说明书

相关申请的交叉引用

本申请基于日本专利申请No.2008-194914，其内容通过引用结合于此。

技术领域

本发明涉及半导体器件及其设计方法，并且具体而言，涉及具有内插板和在其上设置半导体芯片的半导体器件以及其的设计方法。

背景技术

通常，通过在安装基板上安装内插板的同时，在其间放置焊料球，并且通过进一步将半导体芯片设置在其上，来构造半导体封装。然而，存在已知的问题是：对于半导体芯片在平面图中具有矩形几何形状的情况，或者对于内插板的中心没有与半导体芯片的中心重合的情况，由于通过半导体芯片向内插板施加的应力不平衡，造成半导体封装的变形。这类变形会导致内插板的翘曲或者其他非一致性，并且会降低在内插板和安装基板之间通过焊料球连接的寿命。

日本特开实用新型公布No.S62-37964描述了在元件安装侧具有结合到其表面的保护基板的印刷电路板，其中，所述保护基板提供有与待安装的元件的附着位置相对应的贯通孔，以便将元件在此处结合。

然而，在日本特开实用新型公布No.S62-37964中描述的技术中，待安装的元件(半导体芯片等)的布局中的任何变化都不可避免地需要改变保护性基板的几何形状，并且因此产生了设计中自由度受限制和高成本的问题。

发明内容

根据本发明，提供一种半导体器件，其包括：内插板，其具有第一边长度为X和与第一边正交的第二边长度为Y的矩形平面几何形状；半导体芯片，其设置在内插板之上；以及虚拟元件，其与半导体芯片并排地设置在内插板之上，其中，第一外围区域的中心不与内插板的中心重合，或者不满足等式X∶Y＝a∶b，并且第二外围区域的中心与内插板的中心重合，并且满足等式X∶Y＝x∶y，其中，第一外围区域围绕内插板之上的半导体芯片，并且具有与第一边平行布置的长度为“a”的第三边，以及与所述第三边正交的长度为“b”的第四边，第二外围区域围绕在第一外围区域和内插板之上设置的虚拟元件，并且具有与第一边平行排列的长度为“x”的第五边，以及与第五边正交的长度为“y”的第六边。

根据本发明，还提供设计半导体器件的方法，所述半导体器件具有内插板，其具有第一边长度为X和与第一边正交的第二边长度为Y的矩形平面几何形状；以及半导体芯片，其设置在内插板之上，所述方法包括：获取表示内插板和半导体芯片的各个平面几何形状以及在内插板和半导体芯片之间的位置关系的布局信息；如果第一外围区域的中心与内插板的中心不重合，或者不满足等式X∶Y＝a∶b，则基于布局信息来确定第二外围区域，其中，所述第一外围区域围绕内插板之上的半导体芯片，并且具有与所述第一边平行排列的长度为“a”的第三边以及与所述第三边正交的长度为“b”的第四边，第二外围区域具有与内插板的中心重合的中心，并且在平面图中满足等式X∶Y＝x∶y，其中，所述第二外围区域在平面图中包括第一外围区域，并且具有与第一边平行排列的长度为“x”的第五边以及与第五边正交的长度为“y”的第六边；以及在第二外围区域中，进行设定，以与设置有半导体芯片的区域相并排地来设置虚拟元件。

在此，半导体器件可以包括一个或多个半导体芯片，以及一个或多个虚拟元件。根据这些构造，可以设置一个或者多个虚拟元件，以便相对于内插板的平面几何形状，确保良好的位置平衡，使得当仅设置一个或多个半导体芯片时所担心的内插板的应力的任何不平衡可以得到解决，并且由此，可以防止内插板发生不对称翘曲。因此，可以减少由于热负载而导致的半导体器件的不平衡翘曲，并且由此可以提供安装可靠性极好的封装结构。

注意的是，上述构件的任何的任意组合以及本发明的表达中在方法、器件等之间的任何交换都可以有效地作为本发明的实施例。

根据本发明，由在内插板上设置的半导体芯片对内插板可能施加的不平衡应力可以通过简单的方法得以缓解。

附图说明

根据结合附图对某些优选实施例进行的以下描述，使本发明的以上和其他的目的、优点和特征变得更加明显，在其中：

图1A和1B是示出根据本发明的实施例的半导体器件的构造的截面图；

图2A和2B是示出根据本发明实施例的半导体器件的构造的平面图；

图3A至3C是示出根据本发明实施例的半导体器件的设计流程的图；

图4是示出在图2A和图2B所示的半导体器件的修改示例的平面图；

图5A和5B是示出在图2A和图2B所示的半导体器件的修改示例的平面图；

图6A和6B是示出根据本发明的另一实施例的半导体器件的构造的平面图；