[发明专利]电容基板结构

说明书

【技术领域】

本发明涉及电容基板结构，更特别是关于该结构中绝缘层的组成。

【背景技术】

近来随着电子产品生活化与高功能化的需求大增，使得软性电子产业蓬勃发展，电子产品也将硬质产品与软质的元件结合，以提高产品的功能及便利性。电子产品也朝向轻薄的、挠性及讯号传输的高速高频化方向发展，所以电子基板的无源元件(passive component)与有源元件(activecomponent)数量比例也大幅增加，发展嵌入式无源元件技术可降低电路板面积，提高元件使用密度，大幅提高产品的合格率及可靠度，已成为必然趋势。其中电容元件的使用量最大，开发高介电电容基板的结构设计与材料技术已是全球热门话题。

溅镀(sputtering)式或高温烧结式纯无机电容(基板)材料，不但成本高，通常需要特殊设备以及须高温处理(＞800℃)制程，因此难以应用在具低成本优势的印刷电路板(PCB，printed circuit board)制程上。目前只有使用有机/无机混成高介电材料才有机会适用于低温化的印刷电路板制程。由于现阶段的树脂/高介陶瓷粉体混合材料系统的DK值(dielectric constant，介电常数值)难以达到40以上，电容密度不高，其应用性受限；唯有添加导电性粉体才能进一步提高DK值到至少45以上，然而此类材料在实际应用上容易出现高漏电流的行为，大幅降低了其应用性。

电容元件的应用扩大到所有电子产品的应用，其中将近半数是去偶合(Decoupling)电容，其电容值需求主要集中在1nF～1μF，因此将该类电容元件内藏基板，势必能有效达到缩装目的。现阶段主要是将该类元件内埋于基板中，但仍有不少问题待克服，包括内埋后的封装问题与钻孔问题等。对于使用超高介电材料直接制作成电容性基板，虽然高温烧结型电容材料可轻易达成高容值需求，但加工温度高达900℃，成本高、材料脆、且与现有印刷电路板制程相容性低。本发明将揭露一类电容基板结构设计与材料配方来实现去偶合电容基板的制作。

这几年内埋式电容技术大量被讨论，埋入式无源元件技术的开发已逐步进入产品实际应用阶段，但仍只有RF端的应用，实际上仍有很大的进步空间，也成为近年来相关公司厂商积极争取之技术领域，相关专利的发表也出现了百家争鸣的景象。

现阶段相关专利大多为揭露电容制作方法、粉体种类及配方树脂等，并无针对降低漏电流(Leakage Current)的且具有高介电常数及高电容密度的结构及材料配方进行探讨。

US6657849B1揭露应用于印刷电路板的嵌入式电容层的制造方法，使用一层薄的介电材料形成嵌入式电容，其结构分别为导电的金属箔层/介电材料层，导电的金属箔层/介电材料层/增强材料层，然后相同结构基材再两两对压形成嵌入式电容材料，且其对压的介电材料均为相同成份，其中增强材料层的功用在于减少在制程中因热或化学反应所导致的尺寸变化，其对压制程的优点为可避免间隙的存在，材料系统则为常见的陶瓷粉体、热固性聚合物、热塑性聚合物等。另外，US7413815B2的特色是中间介电层(增强层)改为一些聚合物的预聚物，如PET、PEN、PVC、PPS、PI、PA、PA-PI等，来达到基板结构增强的效果，其介电层厚度约为1.5～10μm。

US 6905757B2揭露应用于印刷电路板的嵌入式电容层之制造方法，并强调具有较高强度的双面镀铜薄迭层板，其内容中已开始着重于树脂组成及粉体的特性及比例，其中必含有可溶性聚酰胺高分子(solvent solublepolyamide resin polymer)，其介电材料可为单层(≤5μm)再压合导电的金属箔层，或采用增层的方式重复涂布烤干的制程，使用相同的介电材料达到需求的目标厚度再压合导电的金属箔层。

台湾专利I 594811中提及用于形成电容层的层积板及其制造方法，其结构分别为电极铜层/氧化铝阻挡层/改性的氧化铝层/铝、镍、铬成份的粘结金属层/电极铜层，但不能采用印刷电路板制程制造出电容性基板。

对于多层介电层的结构，在1997至2008年陆续一直有公司提出来将之应用在IC内的电容或IC绝缘层上，包括US 5688724(1997)，US 6270835B1(2001)，US 6953721B2(2005)，US 7217617B2(2007)，US 7323422B2(2008)等，目的都是在改善因为厚度过薄所导致的漏电流问题，而且几乎都是采用半导体CVD制程来制作该(无机系材料)元件结构。

综上所述，目前仍需一种新的电容结构及相关组成在改善漏电流的同时仍能确保高介电常数的优点。