[发明专利]半导体器件

说明书

本申请基于日本专利申请No.2008-203878，其内容通过引用结合于此。

技术领域

本发明涉及一种半导体器件。

背景技术

随着传统半导体器件集成度的提高，使用称作STI(浅沟槽隔离)的元件隔离技术。

在该元件隔离技术中，在半导体衬底的表面中形成沟槽，并且用元件隔离膜填充沟槽，以将多个元件形成区彼此隔离。

然而，在使用这种元件隔离技术的半导体器件中，公知的是表现出驼峰特性，如图6所示。图6是示出栅极电压和漏极电流之间关系的图示。

元件形成区中的杂质在元件隔离膜中扩散，并且杂质浓度在接近元件隔离膜的元件形成区中降低。元件形成区和元件隔离膜之间的边界处的栅氧化物膜变薄。据此，接近元件隔离膜的沟道区的阈值电压低于原始沟道的阈值电压。出于此原因，形成了寄生晶体管。在半导体器件中，可以等效地视为，阈值电压彼此不同的两个晶体管被连接。以此方式，考虑的到的是，产生了如图6所示的驼峰特性。图6中的附图标记A表示示出了主晶体管中的栅极电压和漏极电流之间关系的曲线，附图标记B表示示出了寄生晶体管中的栅极电压和漏极电流之间关系的曲线，并且附图标记C表示通过结合曲线A和B所得的曲线。

例如，为了抑制驼峰特性的产生，如图7所示的半导体器件800是公知的(参见日本特开专利申请(JP-A)No.2004-288873)。

在半导体器件800中，栅电极801的端部被构造有第一栅极线部分801A和第二栅极线部分801B。夹在第一栅极线部分801A和第二栅极线部分801B之间的区域802用作p型半导体区。在半导体器件800中，源极区803和漏极区804是n型半导体区。

在半导体器件800中，沟道区由p型半导体区802断开，并且可以防止形成寄生晶体管。

还提出了图8所示的半导体器件900(参见JP-A No.2001-148478)。

在半导体器件900中，在源极区901和元件隔离膜902之间形成第一高阻区903，并且在漏极区904和元件隔离膜902之间形成第二高阻区905。在这种情况下，例如，源极区901和漏极区904是n⁺型扩散层，并且第一高阻区903和第二高阻区905是n^-型扩散层或p^-型扩散层。

第一高阻区903和第二高阻区905被形成为使得沟道区和元件隔离膜902与元件形成区之间的边界不重叠。因此，可以抑制驼峰特性的产生。

然而，在JP-A No.2004-288873的技术中，由于栅电极801的端部被构造有第一栅极线部分801A和第二栅极线部分801B，因此栅电极801的形状复杂。

JP-A No.2001-148478的技术中，当第一高阻区903和第二高阻区905中的每个由n^-型扩散层形成时，内部漏-源电流可以不利地流过寄生晶体管的沟道区。

另一方面，第一高阻区903和第二高阻区905由p^-型扩散层来构造，会出现以下问题。

由于第一高阻区903被布置成与源极区901相邻，因此可以在第一高阻区903和源极区901上方提供接触金属膜，并且向第一高阻区903施加与源极区901中的电压相同的电压。

类似地，在第二高阻区905和漏极区904上方形成接触金属膜，并且向第二高阻区905施加与漏极区904的电压相同的电压。

出于此原因，第一高阻区903的电势等于源极区901的电势，并且第二高阻区905的电势等于漏极区904的电势。虽然可以使衬底电势等于源极区901的电势，但是由于衬底电势不同于漏极区904的电势，因此会有漏电流流过在漏极区904侧和p型半导体衬底上形成的第二高阻区905。

在JP-A No.2001-148478中，高阻区903和905分别布置在源极区901侧和漏极区904侧，以减小元件形成区的面积。出于此原因，在JP-ANo.2001-148478的构造中，高阻区903和905必须分别布置在源极区901侧和漏极区904侧。

发明内容