[发明专利]非易失性半导体存储电路

权利要求书

1.一种非易失性半导体存储电路，包括：

非易失性存储单元，其采用其中阈值电压为低的擦除状态和其中 阈值电压为高的写入状态中之一从而存储数据；

与所述非易失性存储单元串联的恒流电路；以及

所述非易失性存储单元和所述恒流电路之间的连接点，其设置成 输出端；

其中，在读取模式和保持模式中，其中电压施加到所述非易失性 存储单元，其满足下列关系：

I_WRITE＜I_CONST＜I_ERASE，

其中流过处于所述擦除状态的所述非易失性存储单元的饱和电 流用I_ERASE表示，流过处于所述写入状态的所述非易失性存储单元的 饱和电流用I_WRITE表示，并且从所述恒流电路提供的恒定电流用I_CONST表示，

其中在所述读取模式和所述保持模式中的一个中：

在所述非易失性存储单元处于所述擦除状态的情况下，使施加在 所述非易失性存储单元的源极和漏极之间的电压接近0V，从而防止 在处于所述擦除状态的所述非易失性存储单元中写入；以及

在所述非易失性存储单元处于所述写入状态的情况下，使施加在 所述非易失性存储单元的所述源极和所述漏极之间的电压接近比另 一个电源电压高的电源电压，从而允许由热电子在处于所述写入状态 的所述非易失性存储单元中写入。

2.如权利要求1所述的非易失性半导体存储电路，还包括：

在所述读取模式和所述保持模式中使用的电源线路；

与所述电源线路分开提供的并且在所述非易失性存储单元的数 据重写中使用的另一个电源线路；以及

在所述输出端和所述非易失性存储单元的数据重写中使用的所 述另一个电源线路之间提供的晶体管；

其中所述晶体管在所述非易失性存储单元的数据重写时进入导 通状态。

3.如权利要求1所述的非易失性半导体存储电路，其中所述恒 定电流恒定地流过用串联的所述恒流电路和所述非易失性存储单元 构成的电路同时电源电压施加到所述电路。

4.如权利要求1所述的非易失性半导体存储电路，其中所述恒 流电路包括处于饱和操作状态的MOS晶体管。