[发明专利]非易失性半导体存储电路

说明书

技术领域

本发明涉及非易失性半导体存储电路，特别是数据保持特性的改 进。

背景技术

在通过将电荷注入浮动栅而改变晶体管的阈值电压，来存储数据 的非易失性半导体存储单元中，在读取模式和保持模式中的数据保持 特性被认为是问题，因为在读取模式和保持模式中施加到非易失性存 储单元的比用于写入而施加的电压小的一定电压都引起极轻微的写 入或擦除。

在其他情况下，发生浮动栅中存储的电子从那里逃逸的现象，其 不是由于由电压导致的电场引起的而是由于电子的热能引起。该概率 极低的现象的连续发生，在十年中可导致数据的改变，该十年认为是 消费品典型的寿命。为了防止如上文说明的数据的改变，使用各种不 同的方法。

例如，有一种方法通过将从非易失性存储单元读取的数据存储在 锁存电路中来防止数据被重写，然后防止电流流过非易失性存储单元 或施加这样的偏压使得不产生电压差。在这个情况下，可以防止由电 压写入和/或擦除数据，但仍然存在存储的电子由于它们的热能而逃逸 的问题。因此，使用有制造更厚的绝缘薄膜的方法以增加电子从浮动 栅逃逸所需要的能量。

备选地，有一种方法，即改变保持模式中其中电荷被存储在浮动 栅中的非易失性存储单元和其中未存储电荷的单元之间的偏压条件。 在这个情况下，其中电子被存储在浮动栅中的非易失性存储单元的保 持特性通过注入电子而大大地改进(例如参见JP 2006-331587 A(图 1))。

此外，因为对于写入数据必须是相对高的电压，需要具有高耐受 电压的专用器件，其因此增加制造步骤的数量，即增加成本。特别地 在非易失性存储器用于模拟值的微调的情况下，在许多情况下至多需 要10位的存储容量。因此，仅对小容量存储器增加具有高耐受电压 的专用器件是半导体集成电路器件的成本竞争力显著降低的原因(例 如，参见JP2003-229498A(图1))。

在JP2006-331587A的方法中，来自存储器的输出被存储在锁存 电路中，而来自锁存电路的输出被反馈回存储电路的输入，从而改进 保持特性。然而，在这个情况下，元件的数量变得很大，并且向半导 体集成电路器件的实际应用增加芯片大小，降低成本竞争力。

在JP2003-229498A的方法中，为了在写入期间抑制阈值电压的 波动并且在读取期间减少功率消耗，并行提供写入选择晶体管和读取 选择晶体管。然而，在读取和写入中电源线路是相同的，因此写入和 读取选择晶体管必须用可以经受写入期间的高电压的施加的晶体管 来构成。一般而言，与具有较低耐受电压的晶体管相比，具有较高耐 受电压的晶体管显示差的特性，并且例如，具有较小的可驱动性和较 大的尺寸。当晶体管在工艺中形成而符合写入选择晶体管的耐受电压 时，获得在读取期间具有优秀特性的晶体管是困难的。

发明内容

根据本发明的非易失性半导体存储电路采用下列方法用于解决 上文提及的问题。

本发明提供非易失性半导体存储电路，其包括：存储数据的非易 失性存储单元；和与该非易失性存储单元串联的恒流电路，它们之间 的连接点设置为输出端，其中使用擦除状态和写入状态之间的非易失 性存储单元的阈值电压的差别，并且在读取模式或保持模式中，在非 易失性存储单元处于擦除状态中的情况下使在非易失性存储单元的 源极和漏极之间施加的电压为小，而在非易失性存储单元处于写入状 态中的情况下使在非易失性存储单元的源极和漏极之间施加的电压 为大，以从而允许在读取模式或保持模式中对处于写入状态中的非易 失性存储单元写入。

本发明提供非易失性半导体存储电路，其还包括：在读取模式和 保持模式中使用的电源线路；与该电源线路分开提供并且在非易失性 存储单元的数据重写中使用的另一个电源线路；和在该输出端和在非 易失性存储单元的数据重写中使用的该另一个电源线路之间提供的 晶体管，其中该晶体管在非易失性存储单元的数据重写时进入导通状 态。

当电源开启时电流恒定地流过串联的恒流电路和非易失性存储 单元形成的电路。