[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法。

背景技术

以往，以半导体器件的一种而言，已知有一种大电力用的台面(mesa) 型二极管。参照图8说明公知例的台面型二极管。

在N+型半导体衬底110的表面形成有N-型半导体层111。在N- 型半导体层111的表面形成有P型半导体层112，而在P型半导体层112 上形成有绝缘膜113。此外，形成有与P型半导体层112电性连接的阳极 电极114。

再者，形成有从P型半导体层112的表面到达N-型半导体层111的 台面沟117。台面沟117形成得比N-型半导体层111更深，台面沟117 的底部位于N+型半导体衬底110中。台面沟117的宽度W7为例如50μm 至100μm，其深度例如约100μm。在台面沟117内以覆盖其侧壁的形态充 填有绝缘材料118。此台面沟117是发挥所谓保护环(guard ring)的功能。 台面型二极管由台面沟117所包围，具有台面型的构造。此外，在半导体 衬底110的背面形成有阴极电极(未图示)。

另外，关于台面型的半导体器件，记载于例如专利文献1。

[专利文献1]日本专利第3985582号公报

发明内容

(发明所欲解决的问题)

然而，在所述的台面型二极管中，在将绝缘材料118充填于台面沟117 内时，绝缘材料118一方面在台面沟117的底部附近会堆积超过所需程度， 另一方面，在台面沟117的侧壁中，N-型半导体层111及P型半导体层 112的PN接合部及其附近的区域117C，其形成厚度会比所期望的厚度更 薄。由此，会产生发挥保护环功能的台面沟117内的PN接合部的耐压性 降低的问题。

为了因应此问题，可考虑在台面沟117的侧壁中的PN接合部及其附 近的区域117c重复数次充填绝缘材料的步骤，从而形成最终具有充分厚 度的绝缘材料118的方法。

然而，此方法不仅程序繁复而使加工时间增长，也难以依所期望的精 确度稳定地形成绝缘材料118。再者，充填于台面沟117的绝缘材料118 的量也会有比原本所需的量更显着增加的问题。结果使得台面型二极管的 制造成本增加。

(解决问题的手段)

本发明的主要特征如下。本发明的半导体器件的特征在于，具备：半 导体衬底；半导体层，形成于该半导体衬底；电子元件(device)，形成于该 半导体层；及保护环，以包围电子元件的形态形成于半导体层，而保护环 包含以包围电子元件的形态形成于半导体层且具有至少超过所述半导体 层的PN接合部的深度的多个环状沟、及充填于各沟内的绝缘材料，而各 沟的深度彼此不同。

此外，本发明的半导体器件，在所述构成中，在彼此邻接的2个沟中， 接近电子元件侧的沟形成为比该沟靠外侧的另一沟更浅。

或者，本发明的半导体器件，在所述构成中，在彼此邻接的2个沟中， 接近电子元件侧的沟形成为比该沟靠外侧的另一沟更深。

此外，本发明的半导体器件，在所述构成中，绝缘材料是覆盖各沟内 中的半导体层，并埋入各沟内的一部分或整体，且朝各沟的外侧延伸。

此外，本发明半导体器件的制造方法，其特征在于，包括：在半导体 衬底形成半导体层的步骤；在半导体层形成电子元件的步骤；在半导体层 形成具有至少超过所述半导体层的PN接合部的彼此不同的深度且包围电 子元件的多个环状沟的步骤；在各沟内充填绝缘材料，而形成包围所述电 子元件的保护环的步骤；及沿着保护环的外侧的区域所划定的切割线 (dicing line)而切割半导体衬底及半导体层的步骤。

此外，本发明的半导体器件的制造方法，在形成所述沟的步骤中，在 彼此邻接的2个沟中，接近电子元件侧的沟形成为比该沟靠外侧的另一沟 更浅。

或者，本发明的半导体器件的制造方法，在形成所述沟的步骤中，在 彼此邻接的2个沟中，接近电子元件侧的沟形成为比该沟靠外侧的另一沟 更深。

此外，本发明的半导体器件的制造方法，绝缘材料是以覆盖各沟内的 半导体层，并埋入各沟内的一部分或整体，且朝各沟的外侧延伸的方式形 成。

此外，本发明的半导体器件的制造方法，在所述半导体层形成多个沟 的步骤中，包含波希制程(Bosch process)。