[发明专利]半导体装置及其制造方法无效

专利信息
申请号: 200910169152.3 申请日: 2003-09-05
公开(公告)号: CN101661940A 公开(公告)日: 2010-03-03
发明(设计)人: 高松知广;三浦寿良;中村光宏;立花宏俊;小室玄一 申请(专利权)人: 富士通微电子株式会社
主分类号: H01L27/115 分类号: H01L27/115;H01L23/52;H01L23/522;H01L21/8247;H01L21/768
代理公司: 隆天国际知识产权代理有限公司 代理人: 郭晓东;马少东
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体 装置 及其 制造 方法
【说明书】:

本申请是申请号为200810090099.3、申请日为2003年9月5日、发明名称为“半导体装置及其制造方法”的专利申请的分案申请。申请号为200810090099.3、申请日为2003年9月5日、发明名称为“半导体装置及其制造方法”的专利申请是申请号为03826593.1(国际申请号:PCT/JP2003/011348)、申请日为2003年9月5日、发明名称为“半导体装置及其制造方法”的专利申请的分案申请。

技术领域

本发明涉及一种实现提高强电介质电容器的电极和布线之间的接触的半导体装置及其制造方法。

背景技术

近年来,作为即使切断电源也能存储信息的非易失存储器,强电介质存储器(FeRAM)引人关注。FeRAM利用强电介质的磁滞特性来存储信息。在强电介质存储器,按每一个存储器单元设置有强电介质电容器。强电介质电容器是在一对电极之间作为电容器电介质而设置有强电介质膜。由于强电介质电容器相应于电极间的施加电压而产生极化,即使取消施加电压,也保留自发极化,所以能够保留信息。另外,当施加电压的极性翻转时,自发极化的极性也翻转。如果能检测出此自发极化,就能读出信息。

另外,因为强电介质膜的电容比SiO2膜的电容大,所以也有将强电介质电容器编入升压电路或平滑电路的情况。在被编入升压电路或平滑电路的强电介质电容器中,下部电极、强电介质膜以及上部电极的任意一个都比构成存储器单元的强电介质电容器大。因此,在下部电极上形成有多个接触孔。

在此,针对具有具备了强电介质电容器的周边电路的半导体装置的以往的制造方法进行说明。图18A以及图18B至图20A以及图20B是表示以往的半导体装置的制造方法的图。此外,图18B、图19B以及图20B是沿图18A、图19A以及图20A中的II-II线的剖面图。

在制造这样的半导体装置(强电介质存储器)时,首先,在半导体基板、例如Si基板上形成CMOS晶体管等元件之后,形成层间绝缘膜以及布线等,如图18A以及图18B所示,形成氧化铝膜111作为强电介质电容器的粘合层(基底膜)。接着,在氧化铝膜111上依次形成下部电极用的导电膜(下部电极膜)以及强电介质膜。形成Pt膜来作为下部电极膜,形成Pb(Zr、Ti)O3膜(PZT膜)来作为强电介质膜。接着,通过进行热处理,使强电介质膜结晶化。其后,在强电介质膜上形成IrOx膜来作为上部电极用的导电膜(上部电极膜)。并且,通过按上部电极膜、强电介质膜以及下部电极膜的顺序加工这些膜,从而在形成FeRAM单元阵列的预定区域内,在形成多个强电介质电容器(未图示)的同时,在形成包含升压电路以及平滑电路的周边电路的预定区域内,如图18A以及图18B所示,形成下部电极115、PZT膜116以及上部电极117。

此外,各下部电极115的平面形状是短边长度为50μm~60μm、长边的长度为200μm~250μm的长方形。另外,设置于强电介质存储器单元阵列的下部电极的平面形状是短边长度为4.0μm、长边的长度为560μm的长方形。

加工完这些膜之后,形成TEOS氧化膜118作为层间绝缘膜,对该TEOS氧化膜118通过CMP(化学机械研磨)进行平坦化。接着,在TEOS氧化膜118以及氧化铝膜111等上形成接触孔(未图示),该接触孔直到形成在下部电极115的下方的扩散层(半导体基板)等。接着,如图19A以及图19B所示,在TEOS氧化膜118形成直到下部电极115的接触孔121以及直到上部电极117的接触孔122。此时,在每一个下部电极115形成多个接触孔121。

接着,整个面上形成作为下部阻挡金属(barrier metal)膜的TiN膜(150nm左右)、Al膜以及作为上部阻挡金属膜的TiN膜,通过在这些膜上形成图形,如图20A以及图20B所示,形成经由所有的接触孔121而与下部电极115连接的布线125、以及经由接触孔122与上部电极117连接的布线126。

此外,即使是强电介质存储器单元阵列部,也和周边电路部并行而进行布线的形成等。

接着,形成覆盖布线125以及126的层间绝缘膜之后,在350℃的N2环境中进行60分钟的用于除去该层间绝缘膜的水分的热处理。

之后,进一步形成布线以及层间绝缘膜来完成半导体装置。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通微电子株式会社,未经富士通微电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200910169152.3/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top