[发明专利]硬件硅智产的缓冲器结构

说明书

技术领域

本发明是关于整合单芯片系统的技术领域，尤指一种硬件硅知识产权的 缓冲器结构。

背景技术

在进行集成电路设计或是硬件硅知识产权(Silicon Intellectual Property，简 称SIP)设计时，常会于电路中内建缓冲器(Buffer)，以供硬件硅知识产权实时 运算或读写数据操作时使用。而依照各种应用的不同，硬件硅知识产权中的 缓冲器组成的架构也会有些不同。优良的缓冲器架构可以让硬件硅知识产权 的使用富有弹性且使用简单，而且软件的撰写亦不会因此而造成限制，先进 的缓冲器架构甚至可以让硬件面积可以更为缩小，以节省成本。

在硬件硅知识产权设计中，“Source+Destination→Destination”等类似的 运算常见于硬件硅知识产权运用缓冲器方法。其中，“Source+Destination→ Destination”是表示由一内存中读出一源数据、并由相同的内存或是其他内存 读出一目标数据，将该源数据及该目标数据执行加法运算后，进而将结果写 回至原来储存该目标数据的内存中，并以加法运算结果覆盖该目标数据。此 种运算非仅限定于加法运算，其他如减法运算、移位运算、或(OR)运算、及 (AND)运算、互斥或(XOR)等运算亦常使用于硬件硅知识产权设计中。

在设计“Source+Destination→Destination”运算相关硬件时，已知技术是 以两个分开的缓冲器各存放源数据及目标数据，待数据经运算后再存入目标 数据的缓冲器中。图1是已知技术中缓冲器使用示意图。如图所示，缓冲器 110是由两个64x32位的静态随机存取内存(SRAM)组成。当该缓冲器110应 用在色彩处理时，色彩处理的硬件硅知识产权的内部运算及储存的数据是使 用颜色格式为Alpha(A)、Red(R)、Green(G)、Blue(B)各用8个位代表。也就 是每一个像素用一组的ARGB来表示，而实际应用的平台色彩表示方式也是 如此，故该缓冲器110的架构可以在存取时刚好配合ARGB8888的平台使用。

若在不同的平台上使用此ARGB8888单元格式，则静态随机存取内存的 架构就必须要做变更，以符合使用上的需求。

另一种已知平台色彩表示方式为RGB565格式。在系统内存中，每一个 像素用16位表示，而每一个字组(word)为32位且为一个最佳的存取单位。即， 每一个字组可储存有2个像素的数据。当系统每一个时序周期(Clock Cycle) 读取一个字组，但却必须写入两个像素的值进入硬件硅知识产权的缓冲器时， 图1中硬件硅知识产权的缓冲器的架构就需调整成图2的架构。如图2所示， 源缓冲器与目标缓冲器各被拆成两块不同的静态随机存取内存，以达到同时 存取两个像素的目的。当系统读取一个字组时，该硬件硅知识产权经过简单 的电路转换，将读取到的值拆开成两个像素值，并让奇数及偶数的像素分别 存入不同的静态随机存取内存中，周来达到同时存取两个像素的功能。

图2的缓冲器架构虽然解决了同时存取两个像素的问题，但实体上的内 存却必须分成四块，造成储存空间上的浪费，而且增加了一些额外的控制电 路，增加许多硬件成本。由此可知，已知硬件硅知识产权的缓冲器结构仍有 改善的空间。

发明内容

本发明的目的在于提供一种硬件硅知识产权的缓冲器结构，以避免已知 技术所产生储存空间浪费的问题。

本发明的另一目的在于提供一种硬件硅知识产权的缓冲器结构，以降低 整体硬件成本。