[发明专利]形成半导体器件中的图样的方法

说明书

本申请要求第10-2008-0087153号(于2008年9月4日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及一种形成半导体器件中的图样的方法，更具体地，涉及一种利用具有精细间距(fine pitch)的硬质掩膜来形成半导体器件中的图样的方法。

背景技术

众所周知，在制造高集成半导体器件中图样细度(patternfineness)是非常重要的。为了在一个狭窄的区域内集成多个器件，必须尽可能地减小各个器件的尺寸，正是由于这个原因，所以必须减小间距(pitch)，其中，该间距是每个将要形成的图样的宽度和图样之间的间隔之和。

目前，随着半导体器件的设计规则(design rule)已经快速地减小，由于光刻工艺中的分辨率的限制，所以存在对形成具有精细间距的图样的限制，其中，光刻工艺用来形成实现半导体器件所需的图样。

为了克服光刻工艺中分辨率的限制，已经提出了利用双图样化工艺来形成具有精细间距的硬质掩模的方法。该双图样化工艺是一种利用两个光掩模来形成图样的技术。上述双图样化工艺使得利用市场上的光刻设备很容易形成具有精细间距的图样。

图1A至1C是示出了形成半导体器件中的精细图样的相关方法的纵截面图。

如图1A所示，在半导体衬底10的上表面上涂覆光刻胶，并通过曝光和显影工艺将其图样化，从而形成第一光刻胶图样12。其后，利用第一光刻胶图样12作为掩膜来刻蚀半导体衬底10。

如图1B所示，去除第一光刻胶图样12，然后在所得的整个结构的上表面上再涂覆光刻胶，并利用曝光和显影工艺将其图样化，从而形成第二光刻胶图样14。这里，第二光刻胶图样14的开口没有覆盖在利用第一光刻胶图样12形成在半导体衬底10上的开口上。

如图1C所示，利用第二光刻胶图样14作为掩模再次刻蚀半导体衬底10。从而，可以形成具有精细间距的精细图样。

上述的常规图样形成方法使得很容易通过双图样化来形成精细图样，但是除了分辨率限制之外，在具有精细间距的图样的形成中仍存在限制。原因在于：当实施利用光掩膜的曝光工艺时很难控制重叠精度(overlay accuracy)。。

特别地，在衬底上形成线和间隔图样(line and space pattern)(下文中称为“L/S图样”)的光刻工艺中，在线的端部彼此相对的部分处误差增强因子(mask error enhancement factor)(MEEF)具有很大的值，因此当工艺不稳定时，就会产生电桥(bridge)。

发明内容

因此，本发明涉及一种形成半导体器件中的图样的方法。

本发明的一个目的在于提供一种形成半导体器件中的图样的方法，在该方法中，当将双图样化应用到光刻工艺中以在衬底上形成线和间隔图样时，使用了用来形成线的第一掩膜图样和用来形成间隔(线的末端彼此相对的部分)的第二掩膜图样，从而形成了精细图样而不会在线末端彼此相对的部分处产生电桥。

为了实现这个目的和其他优点以及根据本发明的目的，正如本文中所体现和概括描述的，形成半导体器件中的图样的方法包括：在半导体衬底的上表面上形成硬质掩模层；在硬质掩膜层的上表面上形成第一感光膜图样，其中，该第一感光膜图样用来形成线和间隔图样中的线；通过使用第一感光膜图样作为掩膜刻蚀硬质掩膜层来形成第一硬质掩膜图样；在具有第一硬质掩膜图样的所得结构的上表面上形成第二感光膜图样，其中，第二感光膜图样用来形成线和间隔图样中的间隔；通过使用第二感光膜图样作为掩膜刻蚀第一硬质掩膜图样来形成第二硬质掩膜图样；以及通过使用第二硬质掩模图样作为掩膜刻蚀半导体衬底来形成线和间隔图样。

第一感光膜图样和第二感光膜图样可以分别使用不同类型的感光溶液。

第一感光膜图样可以相应于线来形成，且可以使用正型感光溶液。

第二感光膜图样可以相应于间隔的反转形状来形成，且可以使用负型感光溶液。

可以理解的是，本发明的上述总体描述和以下的具体描述都是示例性的和说明性的，并且旨在提供对所要求的本发明的进一步解释。

附图说明

附图被包括用来提供对本发明的进一步理解，并结合于此而构成本申请的一部分。本发明的示例性实施例连同描述都用来解释本发明的原理。在附图中：

图1A至1C是示出了形成半导体器件中的图样的相关方法的纵截面图；

图2是示出了线和间隔图样的一个实例的视图，其中，根据本发明形成半导体器件中的图样的方法被应用到该线和间隔图样。