[发明专利]电容结构

说明书

技术领域

本发明涉及一种电容结构，且特别涉及复合式凹凸电容结构。

背景技术

电子组件的小型化及高效能需求已随着电子产品的清、薄、短，小的应用而被不断的要求，因此对于电容组件的进一步要求，除了小尺寸及大电容值之外，又增加了在高频段也要维持低阻抗的效能(宽频低阻抗)要求。具有高频低阻抗的内藏式大电容组件将是用来解决高速切换电路所产生的电源噪声的有效技术。

组件电容值(C)可以下列方程式表示：

C=KAd]]>

其中，K为介电层的介电系数，d为导体材料之间的距离，A为导体材料的重叠面积。因此，若要提高电容组件的电容值，须将介电层的介电系数(K)或导体材料的重叠面积(A)提高，或将导体材料的距离(d)缩小。然而，由于介电系数(K)受介电层材料开发及相关工艺配合的限制而无法有效地提高，而导体材料的距离(d)则受限于工艺有一定的极限值，再者，传统平板式电容结构的导体材料重叠面积(A)受限于基板面积而无法增加太多，因此，电容值的提升无法有突破性的发展。

由于在传统技术上，封装或是基板上的内藏电容无法达到高频低阻抗的效能，因此在高频段(GHz)噪声的抑制上大都是采用芯片上的电容(on-chip capacitor)来进行噪声的抑制，但是其所耗费的是寸土寸金的芯片空间，而且有些芯片电路的设计并不允许有多余的空间容纳芯片上的电容。而对于中、低段频率噪声的抑制则大都采用表面组装组件(surface mount device，SMD)电容组件，其原因也是由于在封装或是基板上的内藏电容无法达到大电容值的缘故。由此可知在封装或是基板上的内藏电容技术面临着两个问题与需求：在高频段噪声抑制所需的高频低阻抗效能及在中、低频段噪声抑制所需的大电容值。

因此，如何增加去偶合电容的阻抗频宽，达到电子电路在不同频段噪声的抑制需求，并使其具有大电容值，为本技术领域的重要课题。

发明内容

本发明提供一种电容结构，包括：第一电极层；第一介电层，设于该第一电极层上；以及第二电极层，设于第一介电层上，其中第一电极层与第二电极层至少其一具有凹凸结构，使第一电极层与第二电极层之间具有至少两种不同距离，形成至少两组电容值的并联效果。

本发明还提供一种电容结构，包括：第一电极层；第一介电层，设于第一电极层上；第二电极层，设于第一介电层上；以及，第一导孔，穿过第一介电层连接第一或第二电极层；其中第一电极层与第二电极层至少其一具有凹凸结构，使第一电极层与第二电极层之间具有至少两种不同距离，形成至少两组电容值的并联效果；其中第一或第二电极层通过第一导孔连接至接地端或电源端。

附图说明

图1a-1c为本发明第一实施例的电容结构的剖面图。

图2a-2c为本发明第二实施例的电容结构的剖面图。

图3a-3c为本发明第三实施例的电容结构的剖面图。

图4a-4b为本发明第四实施例的电容结构的剖面图。

图5a-5b为本发明第五实施例的电容结构的剖面图。

图6a-6c为本发明第六实施例的电容结构的剖面图。

图7a-7b为本发明第七实施例的电容结构的剖面图。

图8a-8b为本发明第八实施例的电容结构的剖面图。

图9a-9f显示本发明实施例的电容结构的制造方法。

图10a-10h显示本发明另一实施例的电容结构的制造方法。

图11a-11f显示本发明又一实施例的电容结构的制造方法。

图12a-12f显示本发明电容结构的应用实施例。

图13-16显示本发明电容结构的其它应用实施例。

图17显示根据本发明实施例的电容结构其频率与阻抗的关系图。

附图标记说明

10：第一电极层                10a、10b、10c：凹口；

15：第一介电层                20：第二电极层

20a、20b、20c：凹口           25：第二介电层

30：第三电极层                35：第三介电层

40：第四电极层                d1、d2、d3：距离