[发明专利]非易失性存储器及其制造工艺

说明书

技术领域

本发明涉及一种半导体元件及其制造工艺，且特别是涉及一种浮置栅极结构、非易失性存储器结构以及制造非易失性存储器的制造工艺。

背景技术

由于非易失性存储元件具有小尺寸、高操作速度以及在不提供电源时能够保存数据的能力，因此非易失性存储元件被广泛地应用于储存数据的各种电子产品中。大部分现有的非易失性元件是使用浮置栅极来储存数据，且当工艺线宽为40纳米或更大时，浮置栅极会具有矩形剖面。然而，如在下文中将解释，当以现有的光光刻极限将线宽缩小至约30纳米或是在未来能够得到更小的线宽时，则必须改变浮置栅极的剖面形状。

图1A至图1C绘示为已知非易失性存储器的浮置栅极在元件线宽越来越小时的剖面形状的演化。

请参照图1A至图1C，为了形成存储器，在基底100上形成隧穿层110与多晶硅层(未绘示)，接着以掩模层(未绘示)为掩模，蚀刻多晶硅层、隧穿层110以及基底100以形成浮置栅极120与沟槽128。在以绝缘层填满沟槽128以形成隔离结构130后，在浮置栅极120上形成层间介电层140与字线150。

在此非易失性存储器中，字线150必需延伸于浮置栅极120之间，以将栅极-浮置栅极电容控制成大于浮置栅极-基底电容且由此得到用以正常操作存储器的充分栅耦合率(GCR)。由于层间介电层140的厚度通常厚达约12纳米，因此当线宽缩小至接近或小于层间介电层140的两倍厚度时，为了利于在两个浮置栅极120之间填满层间介电层140，则必需使浮置栅极120的侧壁倾斜。如图1B至图1C所示，当工艺线宽越小时，则浮置栅极120的侧壁的倾斜角越大。

然而，由于用以定义浮置栅极120的掩模层图案的宽度与浮置栅极120的底部宽度相同，因此难以控制用以形成浮置栅极120的倾斜侧壁的蚀刻工艺，且当倾斜角越大时，越难控制上述工艺。

发明内容

因此，本发明提供一种非易失性存储器的浮置栅极结构。

本发明另提供一种包括本发明的浮置栅极结构的非易失性存储器。

本发明又提供一种非易失性存储器的制造工艺。

本发明的浮置栅极结构包括导体间隙壁，导体间隙壁配置在突出于基底的隔离结构的侧壁上且与基底绝缘。

在一实施例中，导体间隙壁通过隧穿层与基底绝缘。

在一实施例中，非易失性存储器具有小于30纳米的关键尺寸。

本发明的非易失性存储器包括基底、多个第一隔离结构、多个浮置栅极以及隧穿层。第一隔离结构配置在基底中且突出于基底。浮置栅极为位于突出于基底的第一隔离结构的侧壁上的第一导体间隙壁。隧穿层位于每一浮置栅极与基底之间。

在一实施例中，上述的非易失性存储器还包括多个第二隔离结构。第二隔离结构的高度低于第一隔离结构的高度，其中浮置栅极在列方向与行方向上排列，每一第一与第二隔离结构在行方向上延伸，第一隔离结构与第二隔离结构在列方向上交替排列，以及每一第二隔离结构位于两行浮置栅极之间，其中两行浮置栅极分别位于两相邻的第一隔离结构的两相对侧壁上。

在一实施例中，上述的非易失性存储器还包括一列选择栅极，一列选择栅极为位于第一隔离结构的侧壁上的第二导体间隙壁。

在一实施例中，上述的非易失性存储器具有小于30纳米的关键尺寸。

在一些实施例中，上述的浮置栅极在列方向与行方向上排列，且每一第一隔离结构在行方向上延伸，且上述的非易失性存储器还包括多个字线与栅间介电层，其中每一字线配置在一列浮置栅极上，栅间介电层配置在每一浮置栅极与在浮置栅极上的字线之间。

在具有栅间介电层与字线的一实施例中，上述的非易失性存储器还包括多个第二隔离结构，第二隔离结构的高度低于第一隔离结构的高度且第二隔离结构在行方向上延伸，其中第一隔离结构与第二隔离结构在列方向上交替排列，每一第二隔离结构位于两行浮置栅极之间，其中两行浮置栅极分别位于两相邻的第一隔离结构的两相对侧壁上，以及每一第一与第二隔离结构的宽度等于或小于在浮置栅极上的栅间介电层的二倍厚度。

在具有栅间介电层与字线的一实施例中，上述的非易失性存储器还包括一列选择栅极与选择线。一列选择栅极为位于突出于基底的第一隔离结构的侧壁上的第二导体间隙壁。选择线配置在一列选择栅极上且接触一列选择栅极。

本发明的非易失性存储器的制造工艺如下。在基底中形成突出于基底的多个第一隔离结构、在基底上形成隧穿层以及接着形成多个浮置栅极，其中浮置栅极为在突出于基底的第一隔离结构的侧壁上的第一导体间隙壁。