[发明专利]多重场板LDMOS器件及其加工方法

说明书

技术领域

本发明涉及一种多重场板LDMOS器件及其加工方法。

背景技术

在功率LDMOS器件中，要求在满足源漏击穿电压BVdss的前提下，尽可能地降低器件的源漏导通电阻Rds，on以降低器件的功率消耗，提高器件的工作效率。但是源漏击穿电压和导通电阻的优化要求却是相互矛盾的，在射频(RF)LDMOS功率器件中，常采用场板(field plate)技术来缓和这一矛盾。常用的单一场板技术有着较大的局限性，因为场板的水平部分与半导体表面间的距离恒定，如图1所示，但是理想的场板要求离开器件表面的距离不应是单一的。

发明内容

本发明目的是提供一种多重场板LDMOS器件及其加工方法，更好的缓解了源漏击穿电压与导通电阻的优化要求之间的矛盾，改善LDMOS器件的性能。

本发明的技术方案是：一种多重场板LDMOS器件，包括半导体本体，所述半导体本体表面设有至少两个场板，所述每个场板具有与半导体本体表面平行的水平部分，不同场板的水平部分与半导体本体表面之间的距离不等。

进一步的，所述所有的场板都位于半导体本体的漏漂移区的上方。

进一步的，所述至少两个场板的水平部分与半导体本体表面的距离逐次递增。即第一个场板最靠近半导体本体表面设置，第二个场板略远，依次类推。该逐次递增可以是线性递增，也可以是非均匀的递增，但是较佳的为均匀线性逐次递增。各场板的水平部分间在横向位置上可以有交叠，也可以没有。

一种多重场板LDMOS器件的加工方法，包括以下步骤：

1)加工半导体本体，包括了栅的形成；

2)于半导体本体的表面沉积一个介质层，再于该介质层上沉积一导电薄膜，所述导电膜经由光刻和腐蚀工艺形成第一个场板；

3)随后再依次沉积一个介质层和导电薄膜，并经由光刻和腐蚀工艺形成第二个场板；

4)根据需要制作的场板的个数重复步骤3)。如：当只需要加工两个场板时，就不需要重复步骤3)；当需要加工三个场板时，就将步骤3)重复一次，依次类推。

本发明优点是：器件仿真计算表明，在所有其它的器件结构参数相同的条件下，对于具有相同的导通电阻的最优化设计的单重场板LDMOS器件和最优化设计的多重场板LDMOS器件，多重场板LDMOS器件的源漏击穿电压要高于单重场板LDMOS器件(如在上述条件下，具有接地的双重场板LDMOS器件的源漏击穿电压为73V，具有接地的单重场板LDMOS器件的源漏击穿电压为61V).这表明在相同的源漏击穿电压要求下，运用多重场板的LDMOS器件可以显著增加N型漂移区的掺杂浓度，器件的导通电阻因而可以得到显著的改善.

附图说明

图1为现有技术单重场板LDMOS器件的结构示意图；

图2为本发明具体实施例的结构示意图；

图3为本发明另一具体实施例第一个场板的连接示意图；

图4为本发明另一具体实施例第二个场板的连接示意图。

其中：1半导体本体；11漏漂移区；12P型重掺杂衬底；13P型外延层；14P型掺杂连接或用导电物填充的沟槽；15P型重掺杂源区；16P型掺杂沟道区；17N型重掺杂源区；18N型重掺杂漏区；19栅；110漏欧姆接触区；111源欧姆接触区；2场板；2a第一个场板；2b第二个场板；21水平部分；3介质层；4a第一通孔；4b第二通孔；5a第一金属；5b第二金属。

具体实施方式

下面结合附图及实施例对本发明作进一步描述：

实施例：如图2所示，一种源漏击穿电压在60V～120V之间的多重场板LDMOS器件，包括半导体本体1，所述半导体本体1包括最下层的P型重掺杂衬底12，P型重掺杂衬底12上的P型外延层13，P型外延层13上形成的P型重掺杂源区15、P型掺杂沟道区16、N型掺杂漏漂移区11和N型重掺杂漏区18，其中P型重掺杂区15和P型掺杂沟道区16相连的位置上形成有N型重掺杂源区17。P型重掺杂源区15和P型重掺杂衬底12之间还可设置P型掺杂连接或用导电物填充的沟槽14，该沟槽14内的P型掺杂或导电物与P型重掺杂衬底12相接触；该沟槽还可以为用导电物填充的通孔。源欧姆接触111设于P型重掺杂源区15和N型重掺杂源区17的上表面，漏欧姆接触区110设于N型重掺杂漏区18上表面。所述半导体本体1上还形成有栅19。

如图2所示，所述半导体本体1表面设有三个场板2，所述每个场板2具有与半导体本体1表面平行的水平部分21，各场板2的水平部分21与半导体本体1表面之间的距离成均匀线性逐次递增。